[发明专利]调度器、多核处理器系统以及调度方法

说明书

技术领域

本发明涉及通过由多个核进行的并行处理来进行多任务处理时的调度器、多核处理器系统以及调度方法。

背景技术

自以往，作为储存处理器执行处理时所利用的数据的存储器区域，就采用了高速缓冲存储器、主存储器、文件系统这样的分级存储器构成。对于分级存储器构成而言，为了提高访问数据的访问速度，期待系统的高速化。在分级存储器构成的情况下，与其他的存储器相比高速地进行动作的高速缓冲存储器的存储器容量是有限的，所以使用LRU（Least Recently Used：最近最少使用算法）等算法对储存在高速缓冲存储器中的数据进行切换（例如，参照下述专利文献1。）。

另外，近几年，具备多个处理器的多核处理器系统被广泛采用。多核处理器系统通过各处理器并行执行任务，所以能够大幅提高处理性能（例如，参照下述专利文献1。）。另一方面，在多核处理器系统并行执行任务的情况下，在改写各处理器的高速缓冲存储器上的数据时，需要进行使其他处理器的高速缓冲存储器上的数据同步的处理。

作为数据的同步方法，具体而言，可举出用于获取处理器间的高速缓冲存储器一致性的机构、即监听高速缓冲存储器机构。监听高速缓冲存储器机构在改写高速缓冲存储器上的、某个处理器与其他处理器共享的数据时进行动作。高速缓冲存储器上的数据的改写由搭载在其他的处理器的高速缓冲存储器上的监听控制器检测。而且，监听控制器经由高速缓冲存储器间的总线，将改写后的新值反映给其他的处理器的高速缓冲存储器（例如，参照下述专利文献2。）。

另外，在嵌入式系统中也要求多个应用程序并行执行，提供了一种用于能实现并行执行的技术。具体而言，公开有利用分时等切换在一个处理器上执行的任务的多任务处理、在多个处理器上执行多个任务的分散处理、组合这些处理之后的处理（例如，参照下述专利文献3。）。

专利文献1：日本特开平6－175923号公报

专利文献2：日本特开平10－240698号公报

专利文献3：日本特开平11－212869号公报

但是，在多核处理器系统的情况下，有时由多个处理器执行并行任务时所需要的高速缓冲存储器间的同步处理、由于执行多任务处理而产生的频繁的高速缓冲存储器的改写会成为性能降低的原因。

图20是表示多核并行处理中的监听的动作例的说明图。在多核处理器系统2000的情况下，在多核（例如，如图20的CPU＃0、CPU＃1）中，进行各CPU同时执行处理的并行处理。而且在并行处理中，特别是在各CPU上同时执行使用共同数据的任务的情况下，若改写了一方高速缓冲存储器（例如，高速缓冲存储器L1＄0和高速缓冲存储器L1＄1中的任意一方）上的数据，则由监听120进行同步处理。具体而言，若通过CPU＃0改写了配置在高速缓冲存储器L1＄0上的数据中的变量a的值，则监听120经由总线改写高速缓冲存储器L1＄1的变量a的数据。

若监听120对数据的改写频繁地产生，则连接高速缓冲存储器L1＄0与高速缓冲存储器L1＄1的总线产生混乱，结果会引起性能恶化。进一步来说，由于频繁改写处理的产生，总线事务（Bus transaction）增加。并且，频繁改写处理的产生占用监听120的总线。在这样的状态下，在产生了具有实时制约的其他进程的执行请求的情况下，会阻碍具有实时制约的其他进程访问高速缓冲存储器，所以有可能造成严重的性能问题。

图21是表示多任务处理中的高速缓冲存储器改写例的说明图。在多核处理器系统2000进行多任务处理的情况下，根据任务的执行状况来进行切换成为执行对象的任务的任务切换。例如，在图21中，多核处理器系统2000将任务＃0～任务＃2设为对象并进行多任务处理。

而且，如图21的左侧，假设在由CPU＃0执行任务＃0、由CPU＃1执行任务＃2的状态下，产生了任务切换。如图21的右侧那样，由于产生任务切换，由CPU＃0执行的任务从任务＃0切换到任务＃1。若切换成为执行对象的任务，则配置在高速缓冲存储器L1＄0上的数据的内容也从任务＃0所利用的数据改写为任务＃1所利用的数据。

在改写了配置在高速缓冲存储器L1＄0的数据后，返回到在改写以前执行过的处理的执行的情况下，CPU＃0需要再次从存储器140读出任务＃0所利用的数据。即使由于产生任务切换从而改写了配置在成为对象的高速缓冲存储器上的数据，之后CPU不利用被配置在高速缓冲存储器上的数据的情况也较多。这样存在如下的问题，即没有再利用性的数据的改写处理对于利用高速缓冲存储器的CPU来说成为性能恶化的原因。

发明内容