[发明专利]知晓光学邻近校正的集成电路设计优化

说明书

技术领域

本发明涉及电子设计自动化(EDA)，以及涉及实施集成电路设计的元件的布局改变以进行性能优化。

背景技术

集成电路设计由电子设计自动化所支持。一种EDA支持的设计的方法是基于定义一种使用计算机系统作为电路元件的网表(netlist)的集成电路。并且，提供单元库，其包括能被选择用于网表中的电路元件的物理实现的多个单元。单元库具有电路元件的有限数量的选择，因为库中的每一个单元针对可生产性和其他因素而预限定资格。为了实现网表，单元被从库中选出、放置在布局空间中，并且互连被定义于单元之间。单元的选择、单元的放置以及单元之间的定义的互连可以被称为布置和布线。其结果是布局文件，该布局文件指定单元的元件以及单元的互连的形状和位置，该单元将在工厂被制造到集成电路中。

已经显示，微小的布局改变，诸如晶体管栅极长度增加，能被用于优化集成电路的性能、漏泄功率等(参见Clark等人，“Managing Standby and Active Mode Leakage Power in Deep Sub-micron Design，”In Proc.ISLPED(Newport，CA，Aug.9-11，2004)，274-279)。

在单元库中提供足够的选择以提供用于这些目的的微小布局改变是不现实的。并且，使用这些微小布局改变所实现的优化通常仅在布置和布线之后的布局文件的分析基础上才可测量。然而，用于实现电路的现代亚波长制造技术经历显著的光学邻近效应，针对该效应的校正是绝对必要的。因此，为了由布置和布线之后的分析所指定的布局改变如所期望的在集成电路上实现，电路设计者们经常需要取得OPC配方。参见Gupta等人的第7,441,211号美国专利。

另外，存在能基于布局文件的分析被应用以优化性能的宽范围的形状修改。例如，沿着晶体管的宽度，驱动电流和待机漏泄电流分布显著变化。(参见E.Augendre等人，“Controlling STI-related parasitic conduction in 90nm CMOS and below，”ESSDERC，2002)因此，作出例如实现显著的漏泄降低同时仅轻微地牺牲驱动电流的不均匀的栅极形状改变是可能的。然而，SPICE电路模拟器仅接受矩形的栅极形状以调用相应的设备模型。不均匀的形状改变再一次将需要OPC配方中显著的定制改变。

需要取得OPC配方导致在该技术中对创新的实际阻碍，因为OPC配方是特定于工厂工艺的，并通常被工厂保护为机密信息。为允许取得私有OPC配方将是必要的工厂和设计者之间的交互使得这些类型的微小布局改变不切实际。这阻止了IC优化实现这些微小布局修改的全部的益处，诸如降低漏泄功率。

因而，在用于实现实施微小布局改变以进行设计优化的实际EDA工具的实现中仍然存在问题。

发明内容

提供知晓光学邻近效应和特定于工厂工艺的OPC技术的技术-设计接口用于实施微小布局改变以进行布置和布线之后的电路优化。使用将用于制造的OPC配方，可以通过定义关键布局修改参数并在所感兴趣的电路参数之上执行布局修改的特定于技术、与设计无关的校准，而建立这样的接口。在布置和布线之后，EDA方法被实施用于修改指定包括多个单元的集成电路设计的布局文件，从而使得布局文件指定单元的元件的形状、多个单元的布置以及单元之间的互连。该方法包括存储用于电路实施的设计库中的至少一些单元的形状修改的库。该形状修改的库包括形状修改的特定于工艺的校准的结果，其指示由对单元应用形状修改所引起的电路参数的调整。一旦该库被建立，设计过程被执行，在该过程中布局文件被分析以识别用于电路参数的调整的单元。经过校准以实现所期望的调整的形状修改被从库中选出。形状修改被应用于布局文件中所识别的单元以产生修改的布局文件，修改的布局文件可以被用于流片(tape-out)，并接着被用于制造改进的集成电路。

可以通过为设计库中的适合于微小布局变化的单元指定一组形状修改以改进电路性能，从而产生形状修改的库。对该组形状修改应用光学邻近校正以产生单元的校正的布局。校正的布局被分析以确定该组形状修改对电路参数的影响。该组形状修改基于校准结果而被索引并被存入适合用作库的数据结构，诸如查找表或数据库。所用的OPC配方是特定于工厂工艺的并且可以可靠地预测形状修改对单元的物理实施的影响。然而，可以通过在库生成期间大大提前使用私有OPC配方而执行OPC工艺，并且无需使得电路设计者可得到该OPC工艺。相反，电路设计者依赖于对于所期望的电路参数具有已知的影响的符合设计规则、知晓OPC的修改的库。