[发明专利]知晓光学邻近校正的集成电路设计优化

权利要求书

1.一种用于修改指定包括多个单元的集成电路设计的布局文件的方法，所述布局文件指定所述单元的元件的形状、所述多个单元的布置、以及所述单元之间的互连，该方法包括：

存储单元的元件的形状修改的库，该库包括指示由于对所述单元应用所述形状修改所引起的所述单元的电路参数的调整的数据；

在所述布局文件中识别用于所述电路参数的调整的单元；

从形状修改的库中为所识别的单元选择形状修改；以及

使用所选择的形状修改对所述布局文件中所识别的单元应用所述形状修改以产生修改后的布局文件。

2.如权利要求1所述的方法，包括通过为单元指定可以被用于所述多个单元中的一组形状修改、对该组形状修改执行光学邻近校正(OPC)以产生所述一组单元的校正的布局、分析所述校正的布局以确定所述一组形状修改对所述一组单元的电路参数的影响、依据在所述电路参数上的影响而对所述一组单元的所述一组形状修改进行索引，来产生所述库。

3.如权利要求2所述的方法，其中，所述执行OPC包括基于所述布局文件应用用于集成电路的预定制造工艺中的OPC配方。

4.如权利要求1所述的方法，其中，所述电路参数是所识别的单元中的晶体管的有效栅极长度的函数，并且所述形状修改的库包括引起有效栅极长度中的变化的形状修改。

5.如权利要求4所述的方法，其中，所述所识别的单元中的晶体管具有活性区域和在所述活性区域之上的矩形栅极形状，并且所述库包括所述晶体管的一组形状修改，所述一组形状修改包括在栅极长度维度中具有大于矩形栅极形状的宽度的宽度的所述矩形栅极形状的矩形注记、从所述活性区域的边缘的偏移、以及垂直于所述栅极长度维度的高度。

6.如权利要求4所述的方法，其中，所述所识别的单元中的晶体管具有活性区域和在所述活性区域之上的矩形栅极形状，并且所述库包括所述晶体管的一组形状修改，所述一组形状修改包括在所述活性区域的相对侧上的所述矩形栅极形状的第一和第二矩形注记、从所述活性区域的边缘的偏移、以及垂直于所述栅极长度维度的高度，所述第一和第二矩形注记中的每一个在栅极长度维度中具有大于矩形栅极形状的宽度的宽度。

7.如权利要求1所述的方法，所述所识别的单元包括晶体管，所述晶体管具有活性区域、在所述活性区域之上的栅极形状、以及布置在该活性区域内邻近于所述栅极形状的至少一个接触，并且其中所述所识别的单元的库中的形状修改维持修改后的形状中的栅极与所述至少一个布置的接触之间的设计规则间距。

8.如权利要求1所述的方法，包括分析由所述布局文件所指定的电路，其包括：

在所述布局文件中识别具有定时松弛的电路路径；

在所述电路路径中选择能被修改以降低所述电路路径中的漏泄电流的单元；以及

在所选择的单元中指定晶体管栅极长度调整以降低漏泄电流，其中所述所识别的单元是所选择的单元之一。

9.如权利要求1所述的方法，包括对修改后的布局文件进行流片而不修改所识别的单元的布置。

10.如权利要求1所述的方法，其中，所述多个单元中的至少一个单元包括FET晶体管，并且所述库包括用于所述FET晶体管的栅极的形状修改，所述形状修改导致跨沟道宽度的不均匀的栅极长度。

11.如权利要求1所述的方法，其中，所述形状修改被约束为落入所述布局中的所述单元的边界内并且遵守所述单元的元件之间的设计规则间距，从而使得对所识别的单元应用来自所述库中的形状修改无需改变所识别的单元的布置或者邻近于所识别的单元的单元的布置。

12.如权利要求1所述的方法，包括使用修改后的布局文件制造集成电路。