[发明专利]用于可缩放电源的高性能低压差分信号驱动器

说明书

技术领域

本发明总体涉及低压差分信号(LVDS)驱动器，更具体地，涉及在大约3.3V和大约1.8V之间的电源范围下工作的LVDS驱动器。

背景技术

LVDS驱动器通常与许多不同类型的电路一起使用，例如时钟电路。特别注意时钟产品，尤其是具有多个输出通道的时钟产品，来自LVDS驱动器本身的信号完整性和每个LVDS驱动器与其他驱动器的隔离是重要的。期望的是降低电源电压(例如，1.8V)，从而有助于隔离驱动器，但是工作在这些电压范围的驱动器会遇到信号退化问题(特别是在高频率)。

转向图1，可以看到使用LVDS 102的示例常规电路100。驱动器102通常包括电流源106和互补金属氧化物半导体(CMOS)晶体管M1到M4。在工作中，驱动器102在晶体管M1到M4的栅极接收互补差分信号D和(其为轨至轨信号)，并且通过传输线106(由电阻器R1端接，从而大致防止线反射)将信号提供给接收器104。由于使用这些CMOS晶体管或开关，振幅退化和噪声随着频率增加而增加，存在显著的开关瞬态。另一种常规的替换选择是使用利用双极晶体管的驱动器；然而，这些类型的驱动器通常需要较高的电压(典型3.3V或更高)。

常规电路的一些其他示例是：美国专利6,617,888；美国专利6,791,377；和美国专利预授权公开2003/0227303。

发明内容

因此，本发明的优选实施例提供了一种装置。该装置包括具有在大约1.8V和大约3.3V之间的电压的第一电源导轨；第二电源导轨；耦合在第一电源导轨和第二电源导轨之间的输入级，其接收差分输入信号，其中输入级至少包括至少一个差分输入对互补金属氧化物半导体（COMS）晶体管；以及第一输出级，其耦合到输入级并且耦合到第一电源导轨和第二电源导轨中的至少一个，其中第一输出级包括多个接成二极管形式的晶体管；第二输出级，其耦合在第一电源导轨和第二电源导轨之间并且耦合到第一输出级，其中第二输出级包括第一多个晶体管；第三输出级，其耦合在第一电源导轨和第二电源导轨之间并且耦合到第一输出级和第二输出级，其中第三输出级包括第二多个晶体管；和一对差分输出端，其耦合到第二级与第三级中的每个级，其中该对差分输出端承载差分电流，以及其中当差分输入信号处于第一状态时，差分电流沿第一方向流动并通过第二输出级提供该差分电流，并且其中当差分输入信号处于第二状态时，差分电流沿第二方向流动并通过第三输出级提供该差分电流。

根据本发明的优选实施例，输入级进一步包括第一NMOS晶体管，其在漏极耦合到第一电源导轨并且在栅极接收至少一部分差分输入信号；第二NMOS晶体管，其在漏极耦合到第一电源导轨并且在源极耦合到第一NMOS晶体管的源极，并在栅极接收至少一部分差分输入信号；以及电流源，其耦合在第一NMOS晶体管的源极与第二NMOS晶体管的源极和第二电源导轨之间。

根据本发明的优选实施例，输入级进一步包括第三NMOS晶体管，其在漏极耦合到多个接成二极管形式的晶体管中的至少一个晶体管并且在栅极耦合到第一NMOS晶体管的漏极；第四NMOS晶体管，其在漏极耦合到多个接成二极管形式的晶体管中的至少一个晶体管并且在其栅极耦合到第二NMOS晶体管的漏极；以及第二电源，其耦合在第三NMOS晶体管的源极与第四NMOS晶体管的源极和第二电源导轨之间。

根据本发明的优选实施例，第一输出级进一步包括第一接成二极管形式的PNP晶体管，其在发射极耦合到第一电源导轨并且在基极与集电极耦合到第一输入级；第二二极管连接的PNP晶体管，其在发射极耦合到第二电源导轨并且在基极与集电极耦合到第一输入级；第一电流源，其耦合到第一PNP晶体管的发射极与基极和第二电源导轨；以及第二电流源，其耦合到第二PNP晶体管的发射极与基极和第二电源导轨。

根据本发明的优选实施例，第二输出级进一步包括第一PNP晶体管，其在发射极耦合到第一电源导轨并且在基极耦合多个接成二极管形式的晶体管中的至少一个晶体管的基极；第二PNP晶体管，其在发射极耦合到第一电源导轨、在基极耦合到第一PNP晶体管的基极并且在集电极耦合到差分输出端中的一个；以及电流镜，其耦合第一PNP晶体管的集电极和差分输出端中的一个。

根据本发明的优选实施例，第三输出级进一步包括第一PNP晶体管，其在发射极耦合到第一电源导轨并且在基极耦合到多个接成二极管形式的晶体管中的至少一个晶体管的基极；第二PNP晶体管，其在发射极耦合到第一电源导轨、在基极耦合到第一PNP晶体管的基极并且在集电极耦合到差分输出端中的一个；以及电流镜，其耦合到第一PNP晶体管的集电极和差分输出端中的一个。