[发明专利]有源矩阵基板及具备该有源矩阵基板的显示装置

说明书

技术领域

本发明涉及有源矩阵基板及具备该有源矩阵基板的显示装置。

背景技术

目前，已知有液晶显示装置、有机EL显示装置、及电泳显示装置等显示装置使用在玻璃基板上形成有多个TFT(Thin-Film Transistor：薄膜晶体管)等开关元件的有源矩阵基板。

此外，通常，在具备有源矩阵基板的显示装置中，为提高显示画面的开口率，在该有源矩阵基板的最上层形成像素电极。

即，在构成有源矩阵基板的玻璃基板上，形成多个TFT、栅极配线及源极配线等，并且，以覆盖这些TFT及配线等的方式形成有层间绝缘膜。而且，在该层间绝缘膜的表面形成有像素电极。

由此，由于可将层间绝缘膜上的像素电极扩展形成至栅极配线上及源极配线上，因此，可增大像素电极的面积。此外，通过用旋涂厚地形成层间绝缘膜，降低像素电极和栅极配线及源极配线之间的寄生电容。因此，可得到抑制了串扰的发生且开口率大的液晶显示装置。

但是，在有源矩阵基板的端部区域形成上述层间绝缘膜的端部，并且，配置有在上述配线的端部形成的多个端子。该多个端子以规定的间隔并排配置，安装IC驱动器或FPC等外部电路构件。

但是，上述层间绝缘膜的端部由于在玻璃基板上构成大的台阶，因此，在该层间绝缘膜的端部附近，用于将像素电极图案化的抗蚀剂不被完全曝光而容易作为残渣产生。其结果是，因被抗蚀剂残渣覆盖的像素电极材料的残渣而有时相邻的端子间发生短路。

与之相对，专利文献1中公开有在端子间形成有机薄膜图案。由此，迅速地蚀刻有机薄膜图案上的像素电极材料，在端子间不残留像素电极材料。

专利文献2中公开有在端子间设置与层间绝缘膜相同的绝缘膜。此外，专利文献3中公开有沿层间绝缘膜的端部形成覆盖各端子的防短路用的绝缘膜。

此外，专利文献4中公开有边以不产生抗蚀剂残渣的方式过曝光抗蚀剂，边降低透射过抗蚀剂的光的配线带来的反射，由此适宜地形成像素电极。

专利文献5中公开有，通过将层间绝缘膜的端部的边界线从基板表面的法线方向看形成为凹凸状，使该层间绝缘膜的端部的倾斜角圆滑，抑制抗蚀剂残渣的产生。

此外，专利文献6中公开的有源矩阵基板，如平面图即图18所示，具有：形成于玻璃基板上的栅极绝缘膜101、形成于栅极绝缘膜101上且以规定的间隔配置有多个的端子102、以覆盖各端子102的一部分的方式形成于栅极绝缘膜101上的层间绝缘膜103。

而且，在层间绝缘膜103的端部形成有向各端子102间突出的凸部104。凸部104相对于玻璃基板表面的倾斜角度比未形成凸部104的层间绝缘膜103的端部的倾斜角度小。由此，在凸部104上不会产生抗蚀剂残渣，可以防止抗蚀剂残渣引起的端子102间的短路。

现有技术文献

专利文献

专利文献1：特开平9-90397号公报

专利文献2：特开平10-153770号公报

专利文献3：特开平10-20339号公报

专利文献4：特开2000-2887号公报

专利文献5：特开平11-153809号公报

专利文献6：特开平11-24101号公报

发明内容

发明要解决的问题

上述专利文献6中记载有将凸部104的尺寸设为宽度70μm且突出长度50μm的例子、和宽度20μm且突出长度30μm的例子。但是，在该有源矩阵基板用于小型且进行高清晰显示的显示装置的情况下，端子间的间隔非常窄，因此，难以配置上述凸部104。

例如，在构成显示全HD(分辨率1920×1080条)的16.4吋的液晶显示装置并且安装有FPC的有源矩阵基板中，源极端子间的间距为25μm，其源极端子间的空间为13μm，非常窄。此外，对于构成3吋宽屏QVGA的液晶显示装置并且安装有COG的有源矩阵基板，也是栅极端子及源极端子的间距为17μm，该各端子间的空间分别为13μm，极窄。

此外，在各端子上安装FPC(Flexible Printed Circuit：柔性印刷基板)的情况下，由于凸部104的膜厚较大，所以该凸部104成为障碍物，也存在FPC的端子难以与基板侧的端子接触的问题。

本发明是鉴于这样几点而完成的，其目的在于抑制端子间的短路，并且使外部电路向端子的连接变得容易。

用于解决问题的方案