[发明专利]高速度低功率消耗的隔离模拟互补金属氧化物半导体单元

说明书

相关申请案交叉参考

本申请案主张2009年2月4日提出申请的第12/365,228号美国专利申请案的优先权日期的权益，所述专利申请案的说明书特此以引用的方式并入本文。

背景技术

可使用MOSFET技术来制作用于移动、计算、通信及消费型产品的高速度低功率消耗电路。然而，对处置高速度与低功率消耗的要求通常需要基本的折衷。在例如蜂窝电话的移动应用中，高速度与低功率消耗为关键准则。通常，对一种准则进行优化将负面地影响另一准则。低阈值电压(MOSFET的源极与栅极之间的电压，在其出现时，电流首先开始在晶体管中流动)对于高速度MOSFET来说始终为优选的。相对高的阈值电压减少MOSFET关断状态泄漏，且其由于其降低功率消耗而为良好的。然而，高阈值电压装置比低阈值装置更慢地切换。设定高阈值会节省功率但减小速度。如果操作速度为重要的，那么设计者想要具有低阈值电压的装置。设计者熟悉速度与功率之间的折衷。具有高速度与低功率消耗两者将有益于移动产品的设计。

发明内容

本发明的示范性实施例提供与衬底隔离、以高速度操作且具有低接通电阻的低阈值电压CMOS对。示范性实施例还提供具有一对高阈值电压CMOS晶体管及低阈值电压CMOS晶体管的电路。所述高阈值电压CMOS晶体管以备用模式操作以使电路泄漏保持低。在一个实施例中，高阈值电压MOSFET与相同相应极性的低阈值MOSFET串联。在另一实施例中，高阈值电压MOSFET被配置为安置于电源与接地之间的模拟栅极。在那些实施例两者中，高阈值MOSFET的栅极由共用控制信号控制。所述控制信号连接到高阈值MOSFET的栅极中的一者，且所述控制信号的反演连接到另一高阈值MOSFET的栅极。

一个示范性实施例为包括四个晶体管的集成电路。此电路可为用于其它更复杂电路的建造块且可在集成电路中重复若干次。还可将示范性电路体现为集成电路的设计单元库中的一单元。所述电路建造于P衬底(P+或P-)上且具有形成于N型区域上方的高阈值及低阈值PMOS装置。所述PMOS装置形成于P衬底上方的N型阱中。所述高阈值PMOS装置具有安置于N-主体中的P+源极。所述高阈值PMOS的漏极以及所述低阈值PMOS的源极及漏极形成于也位于N-阱中的P/N-缓冲区域中。

高阈值及低阈值NMOS装置形成于P型区域中。所述高阈值NMOS装置具有安置于P-主体中的N+源极且所述高阈值NMOS的漏极以及低阈值NMOS的源极及漏极形成于由P-区域环绕的N/P-缓冲区域中。

所述PMOS及NMOS装置与衬底结隔离且彼此横向介电隔离。低电压阈值由所述低阈值晶体管的源极及漏极区域以及其相应的相反极性的环绕区域建立。

在一个示范性电路中，相同极性的高阈值及低阈值装置彼此串联且一个高阈值装置的漏极连接到另一低阈值装置的源极。所述电路具有将控制信号直接连接到所述高阈值装置中的一者的栅极且将反相的控制信号连接到另一高阈值装置的控制端子。安置于所述控制端子与另一高阈值电压装置之间的反相器对施加到所述控制端子的控制信号进行反相。

在另一示范性电路中，高阈值装置彼此并联连接且其安置于电流或电压源与两个低阈值电压晶体管之间。一个低阈值装置(p-沟道)的漏极连接到另一低阈值装置(n-沟道)的漏极。控制端子将控制信号直接连接到高阈值装置中的一者的栅极且将反相的控制信号连接到另一高阈值装置。安置于所述控制端子与另一高阈值电压装置之间的反相器对施加到所述控制端子的控制信号进行反相。

以高效的工艺制作示范性及其它实施例。所述工艺分别使用用于高阈值装置的每一源极的具有相反极性的双植入物(经重掺杂源极与主体)以及用于低阈值电压装置的源极/漏极及高阈值电压装置的漏极的两种其它双缓冲植入物。工艺步骤非常简单且成本低。

附图说明

图1是第一示范性实施例的示意性横截面视图。

图2是图1的电路示意图。

图3是第二示范性实施例的示意性横截面视图。

图4是图3的电路示意图。

图5是第三示范性实施例的示意性横截面视图。

图6是图5的电路示意图。

图7到图12展示形成示范性实施例中的一者或一者以上的工艺中的步骤。

具体实施方式