[发明专利]用于以至少两个编码步骤和至少一个置换步骤来编码数据的方法、对应的编码装置、计算机程序和信号

说明书

技术领域

本发明的领域是错误校正编码的领域，其着眼于通过可能会损害所发射信号的发射信道所进行的发射而用于源数据编码以传递经编码的数据片。错误校正编码使得接收器能够通过解码所接收的数据来重构或重建源信号，而不管尤其是在发射期间所经历的劣化如何。

存在许多现有错误校正码。本发明更明确地说关于使用称为“Cortex码”的码的编码。

背景技术

Cortex码

使用Cortex码的编码技术首先由J.C.Carlach和C.Vervoux提出，且已尤其作为专利FR-2782425的标的物。这些Cortex码还在“块涡轮码的新家族(A New Family of Block Turbo-Codes)”(J.Carlach和C.Vervoux，第13届应用代数、代数算法和错误校正码国际座谈会，美国檀香山，1999年11月)和“用于建构良好自对偶块码的新方案(A New Scheme for Building Good Self-Dual Block Codes)”(J.Carlach、A.Otmani 和C.Vervoux，信息理论，2000年IEEE国际座谈会会议论文集，2000年6月25到30日，第476页)中描述。

这些Cortex码定义错误校正码的新家族，其当在编码装置或编码器和解码装置或解码器中实施时使得能够有效地校正由发射引起的错误。这些码的一个特性是其是由基本短码P_b或基础码构成的，这使得能够简化编码器和解码器。

在编码器中实施的编码处理(在图1中说明)依赖于实施若干编码构件11₁到11_s以及插入于两个连续编码模块之间的置换或交错构件12₁到12_s-1。此类编码器可尤其以一个或一个以上集成电路和/或实施恰当程序的微处理器的形式来集成这些不同构件。

因此，所述过程最初存在于在m个子块当中分配源数据块13的k个信息位x_i。接着，通过使用基础码121₁到121_m来单独地编码这m个子块。通过s个编码模块来若干次重新编码此第一编码12₁的结果y₀₀到y_k-1，0以产生k个冗余位r_i。因此，所获得的总码为产生具有速率1/2的系统码的编码。

在两个连续编码构件11_i与11_i+1之间，通过交错器∏_i 12_i对称为隐变量的数据片y_i，j进行交错。

文献“在许多方面表现为如同具有速率1/2的随机线性码的自对偶码的家族(AFamily Of Self-Dual Codes Which Behave In Many Respects Like Random Linear Codes Of Rate1/2)”(G.Olocco和J.Tillich，IEEE信息理论国际座谈会会议论文集，2001年6月24到29日，第15页)展示如果随机地定义这些交错器且如果其数量(s-1)相对较大，那么Cortex码表现为如同随机线性码。

如G.Battail在“用于理解涡轮码的概念框架(A Conceptual Framework for Understanding Turbo-Codes)”(IEEE选定通信领域杂志，第16卷，第2号，第245到254页，1998年2月)中所解释，所述码的权重因此具有与最佳随机码的分布相对应的分布。此建构操作产生具有较大最小距离的总码。

编码构件11的矩阵P在仅使用一个基础码P_b的情况下可由等式(1)表示：

如此建构的总码的生成矩阵G_n由等式(2)给出：

_q＝[I_k|P∏₁P∏₂...∏_s-1P]      (2)

现有技术的缺点

可能有这样的情况：如果基础码P_b根据编码级而改变，那么矩阵P为不相同的。此事实在具有不同交错器的情况下暗示着，存在形成相同总码的大量可能性。编码级可由一个或一个以上集成电路形成，或可在微处理器中以软件形式实施。

这些码的发明者(参见已经提及的文献)或在关于其的文献资料中均未描述建构方法，尤其是：