[发明专利]串行电压识别通信中的时间协商

说明书

背景技术

计算机系统包括许多消耗大量功率的板载系统。在一些情形下，用户可能使用计算机来进行不需要使用每个板载系统或不需要每个板载系统在全功率下发挥作用的任务。在这种情形下，计算机系统可能想要通过从处理器发送信号至与特定板载系统相关联的电压调节器来减少对这些特定板载系统的供电。

在传统计算机系统中，每个电压调节器必须配置成在由处理器预定的设定频率下与处理器通信。例如，如果处理器配置成在25MHz的频率下通信，则每个电压调节器都必须在25MHz下通信。如果电压调节器无法在处理器的预定频率下通信，则电压调节器将无法与板载处理器通信。

附图简述

图1示出根据一些实施例的系统。

图2示出根据一些实施例的方法。

图3示出根据一些实施例的系统。

图4示出根据一些实施例的总线协议分组。

图5示出根据一些实施例的信号的时序图。

详细描述

现在参见图1，图1示出系统100的一个实施例。系统100可包括处理器101(例如中央处理单元或集成电路)、多个电压调节器102/103/104/105、开漏串行电压识别(SVID)数据总线106、SVID时钟总线107以及开漏警报总线108。在一些实施例中，电压调节器102/103/104/105可包括耦合于SVID数据总线106、SVID时钟总线107和警报总线108的任何从器件。在一些实施例中，SVID数据总线106可包括互连。

处理器101可经由SVID数据总线106、SVID时钟总线107和警报总线108电耦合于多个电压调节器102/103/104/105中的每一个。如其名称所表示的，SVID数据总线106和SVID时钟总线107可促进处理器101和多个电压调节器102/103/104/105之间的串行通信。在图1的一些实施例中，多个电压调节器102/103/104/105中的第一电压调节器和这多个电压调节器102/103/104/105中的第二电压调节器可在不同的频率下与处理器101通信。例如，电压调节器VR-0102可在25MHz下与处理器101通信，而电压调节器VR-1103可在22MHz下与处理器101通信。

现在参见图2，图2示出方法200的一个实施例。根据一些实施例，方法200可促进具有不同最大通信速度的电压调节器与集成电路之间在同一串行总线上的通信。方法200可由一系统执行，例如但不仅限于图1的系统。在201，可在电耦合于多个电压调节器的集成电路处发起通信。通信可经由SVID数据总线(例如互连)发起，并且发起通信可包括将SVID总线协议分组的第一位驱动至第一状态(例如0)。在一些实施例中，集成电路可包括计数器，并且发起通信可进一步包括初始化该计数器(即，将该计数器置为0)。

在一些实施例中，在集成电路将计数器复位至0后，集成电路可将SVID总线协议分组的第一位驱动至第一状态(例如0)并开始递增计数器。例如并且现在参见图4，集成电路可开始发送包括3个起始位和36位数据帧的39位协议分组。集成电路可驱动第一位为0并保持长达与集成电路的数据率相关联的时间，并随后等待直到与该集成电路耦合的每个电压调节器将SVID数据总线上的第一位释放至1(例如第二状态)。

为了便于说明并帮助理解本说明书的特征，现在将介绍实例。该实例不旨在限定权利要求书的范围。例如并参照图1，处理器101可支持25MHz的最大数据率，VR-0102可在25MHz下与处理器101通信，VR-1103可在22MHz下与处理器通信，VR-2104可在20MHz下与处理器通信，而VR-3105可在15MHz下与处理器通信。包括计数器的处理器101可将计数器置为0。在25MHz的数据率下通信的处理器101可通过将SVID总线协议分组的第一位驱动(例如设置)为低(即，将SVID数据总线驱动至低)来在SVID数据总线上发起SVID总线协议分组，并且响应于将该位驱动至低，每个电压调节器VR-0/VR-1/VR-2/VR-3可在与其特定数据率相关联的时间内保持SVID数据总线为低。处理器101可在与25MHz相关联的时间段(即，1/25μs是等于与25MHz对应的信号周期的时间)内保持SVID数据总线为低。