[发明专利]D/A转换器电路及其电压供给控制方法

说明书

通过引用并入

本申请基于并且要求2009年12月22日提交的日本专利申请No.2009-290360的优先权，其内容在此通过引用整体并入。

技术领域

本发明涉及D/A转换器电路及其电压供给控制方法。

背景技术

近年来，大的平板显示装置的开发已经日益活跃。在大的平板显示器当中，因为较低的功率消耗和其它的优点，因此LCD(液晶显示器)引起关注。LCD被装备有驱动以矩阵布置在显示器上的像素的LCD驱动器IC(集成电路)。

图12示出现有技术中的LCD驱动器IC1的构造。如图12中所示，LCD驱动器IC1包括逻辑电路10、电平移位器20、D/A转换器(DAC)电路30、以及输出级缓冲器40。

逻辑电路10生成数字灰阶信号，数字灰阶信号中的每一个由n(在下文中，假定n＝6)位组成并且被用于确定每个像素的灰阶信号。注意的是，数字灰阶信号具有CMOS信号电平，例如，大约4V的电压。

电平移位器20将通过逻辑电路10生成的数字灰阶信号的电平位移位到大约10V的高电势。

DAC电路30将从电平移位器20输出的数字灰阶信号转换为模拟灰阶信号。DAC电路30选择提供的选择电压VP1至VP64中的一个和选择电压VN1至VN64中的一个并且将所选择的电压输出到输出级缓冲器40以生成模拟灰阶信号。

输出级缓冲器40执行用于从DAC电路30提供的模拟灰阶信号的电流缓冲，并且将缓冲的电流输出到显示像素。

图13示出DAC电路30的构造。如图13中所示，DAC电路30包括PchDAC31、NchDAC 32、以及梯形电阻器单元33。注意在LSD中，需要以特定间隔反转像素电极和其对向电极之间施加的电压的极性以防止液晶材料的劣化。被提供以执行施加给像素电极的电压的此极性反转的极性开关SW51和SW52分别被连接在DAC电路30的输入侧和输出侧。

梯形电阻器单元33分别接收来自于外部端子TVP1、TVP64、TVN1以及TVN64的电压VP1、VP64、VN1以及VN64，并且生成选择电压VP1至VP64和选择电压VN1至VN64(稍后进行描述)。注意存在关系“VP1＞VP64”和“VN1＜VN64”。

PchDAC 31接收来自于电平移位器20的数字灰阶信号，根据数字灰阶信号选择选择电压VP1至VP64中的一个，并且输出所选择的选择电压作为输出选择电压VPout。NchDAC 32接收来自于电平移位器20的数字灰阶信号，根据数字灰阶信号选择选择电压VN1至VN64中的一个，并且输出所选择的选择电压作为输出选择电压VNout。

图14示出DAC电路30的输出模拟灰阶信号和输入数字灰阶信号之间的关系的图。注意，图14示出其中面板是常白并且输入数字信号具有六位的示例中的关系。如图14中所示，当在正极性输出状态中数字灰阶信号D[5:0]是[000000]时，例如，PchDAC 31选择并且输出选择电压VP1。此外，当数字灰阶信号D[5:0]是[000001]时，PchDAC 31选择并且输出选择电压VP2。PchDAC 31以类似的方式对之后的数字灰阶信号进行操作。最后，当数字灰阶信号D[5:0]是[111111]时，PchDAC31选择并且输出选择电压VP64。在负极性输出状态中，通过NchDAC32执行类似的数字模拟转换。

图15示出PchDAC 31和梯形电阻器单元33的详细构造。注意，对于梯形电阻器单元33，仅示出与PchDAC 31相对应的构造的一部分。

如图15中所示，梯形电阻器单元33包括电阻元件R1至R63。均在电阻元件R1至R63中的一个与它的相邻电阻元件之间的各结点处，梯形电阻器单元33生成分别从外部端子TVP1和TVP64施加的电压VP1和VP64之间的中间电压VP2至VP63。此外，梯形电阻器单元33将这些电压作为选择电压VP1至VP64输出到PchDAC 31。

PchDAC 31包括开关电路SW1_1至SW1_32、SW2_1至SW2_16、SW3_1至SW3_8、SW4_1至SW4_4、SW5_1、SW5_2、以及SW6_1。例如，开关电路SW1_1接收选择电压VP1和VP2并且根据6位数字灰阶信号的LSB(最低有效位)，即，D[0]的值输出接收到的选择电压VP1和VP2中的一个。类似地，开关电路SW1_2至SW1_32中的每一个接收选择电压VP3至VP64当中其对应的两个选择电压，并且根据数字灰阶信号D[0]的值输出接收到的选择电压中的一个。