[发明专利]电子器件和电子器件的制造方法无效
申请号: | 201010601613.2 | 申请日: | 2010-12-20 |
公开(公告)号: | CN102118919A | 公开(公告)日: | 2011-07-06 |
发明(设计)人: | 川野连也;副岛康志 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H05K1/11 | 分类号: | H05K1/11;H05K3/46;H05K3/40 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 孙志湧;穆德骏 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电子器件 制造 方法 | ||
本申请基于日本专利申请No.2009-289822,其内容通过引用合并于此。
技术领域
本发明涉及一种电子器件和电子器件的制造方法。
背景技术
日本未审专利公布No.2000-299404公开了一种构造,其中布线图案形成在芯衬底的两个表面上或单侧表面上,并且在其中布线图案电连接到通过穿过芯衬底形成的导体部分的多层布线衬底中,芯衬底包括通过镀形成的导通孔柱和导体芯部分组成的导体部分以及电绝缘导通孔柱与导体芯部分的绝缘体部分。通过利用化学镀铜或溅射等形成导体层,随后形成抗蚀剂图案,并进行利用导体层作为馈电层的电解铜镀,来形成导通孔柱和导体芯部分。通过在芯衬底上形成布线图案,然后移除导体衬底,来获得多层布线衬底。
日本未审专利公布No.2001-308532公开了一种印刷线路板的制造方法,包括:从单侧包铜层压衬底的树脂层侧向铜箔表面钻孔的步骤;通过利用铜箔作为馈电层的电解镀填充在树脂层中形成的孔的步骤;平坦化孔的填充表面的步骤;粗化树脂层的表面的步骤;在树脂层上形成导电图案的步骤;在其中形成导电图案的树脂层上形成积层(build-up)树脂层的步骤;钻孔积层树脂层直到填充表面的表面的步骤;和通过利用铜箔作为馈电层的电解镀填充在积层树脂层中形成的孔的步骤。
发明内容
然而,在日本未审专利公布No.2000-299404中公开的技术中,存在下述问题:无论在什么时候进行电解镀,都需要通过溅射或化学镀形成用作电解镀馈电层的膜,这导致了高制造成本。
在一个实施例中,提供一种电子器件,包括:具有第一表面和与第一表面相反的第二表面的多层布线衬底;第一绝缘膜,其形成多层布线衬底的第二表面侧;多个第一导电部件,其形成在第一绝缘膜中以被暴露在多层布线衬底的第二表面侧,并且其与第一绝缘膜一起组成第一布线层;第二绝缘膜,其形成多层布线衬底的第一表面侧;多个第二导电部件,其形成在第二绝缘膜中,并且其与第二绝缘膜一起组成第二布线层;和第一电子组件,其安装在多层布线衬底的第一表面处,并且电连接到多个第二导电部件中的任一个,其中多个第二导电部件分别直接连接到多个第一导电部件中的任一个或通过不同的导电材料连接到多个第一导电部件中的任一个,并且多个第一导电部件包括虚导电部件,并且虚导电部件直接连接到多个第二导电部件中的任一个或通过不同的导电材料连接到多个第二导电部件中的任一个,但是没有形成与连接的第二导电部件连接的电流路径。
在另一个实施例中,提供一种电子器件的制造方法,包括:在形成在馈电层上方并且分别电连接到馈电层的多个第三导电部件的上方形成第三绝缘膜;分别形成多个开口,其将多个第三导电部件中的至少一个暴露于第三绝缘膜;通过从馈电层馈电的电解镀方法在第三绝缘膜中的多个开口内部形成多个第四导电部件,以形成包括多个第四导电部件和第三绝缘膜的第三布线层;在第三布线层上方安装第四电子组件,并将多个第四导电部件中的任一个电连接到第四电子组件;以及移除馈电层,其中在形成多个第四导电部件时,在多个第四导电部件和馈电层之间提供为了从馈电层馈电而提供的虚导电部件。
根据这种构造,通过提供虚导电部件,利用从馈电层馈电的电解镀方法,能够形成多个第二导电部件或多个第四导电部件。从而,无论在什么时候进行电解镀,都不需要通过溅射或化学镀形成用作电解镀馈电层的膜。因此,能够通过简单的过程形成多个第二导电部件和多个第四导电部件。
同时,上面提到的组件的任意组合,以及在这些方法、器件等等之中由本发明的表达的转换所获得的方法都有效地作为本发明的方面。
根据本发明,能够以简单的过程形成多层布线衬底的导电部件。
附图说明
结合附图,由下面某些优选实施例的描述,本发明的上述和其它的目的、优点和特征将更明显,其中:
图1是示出根据本发明的实施例的电子器件的构造的示例的截面图。
图2是用于说明图1中示出的电子器件的每个导通孔和每个布线图案的连接状态的截面图。
图3A和3B是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面图。
图4A和4B是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面图。
图5A和5B是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面图。
图6A和6B是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面图。
图7A和7B是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010601613.2/2.html,转载请声明来源钻瓜专利网。