[发明专利]与输入输出重置共享的运算放大器

说明书

相关申请之声明

本申请要求2009年12月23日递交的美国临时申请No.61/289956作为其优先权，该申请的全部内容并入本申请。

技术领域

一般而言，本发明涉及电子电路；更具体但不是唯一的，本发明涉及开关电容(switched capacitor)增益放大器和晶体管运算模数转换器(Pipelined Algorithmic Analog to Digital Converter)。

背景技术

晶体管运算模数转换器由于具有中间的速度和分辨率，其应用相对简单，成本低廉，因而用于多种不同的应用场合，包括图像传感器、通讯和电视。运算放大器是晶体管运算模数转换器的每一阶段都存在的部件。晶体管运算模数转换器的主要功耗发生在运算放大器，因此需要运算放大器的共享以实现使用的运算放大器数目最小化。然而，如果不利用重置阶段来消除运算放大器共享结构在前阶段所残留的信号，某一阶段的放大过程可能会受之前阶段中、存储在运算放大器输入对的电容中的残留信号的影响。当存在大的输入信号时，这个问题变得更加严重，例如，当图像传感器的像素暴露于强光中，形成白色的像素，其既可能被非正常转换，又可能影响后面像素的转换。这是称之为记忆效应的现象的一个例子。

一种减少晶体管运算模数转换器中记忆效应出现的方法是在时钟周期中插入一个充电重置阶段(charge-reset phase)。然而，这样会降低晶体管运算模数转换器的时钟频率。

发明内容

本发明提供了一种具有两对差分输入的运算放大器，其可与输入开关电容网络一起使用。该运算放大器具有重置装置，以在放大第一对差分输入时对第二对差分输入进行重置，并且在放大第二对差分输入时对第一对差分输入进行重置，以降低电子电路的记忆效应。在一实施方式中，放大器具有另外的重置装置，以在放大第一对差分输入的前期(prophase)和放大第二对差分输入的前期对输出进行重置。

在一实施方式中，运算放大器具有四个输入，即第一和第二输入对，并只输出一对差分输出信号。可提供定时电路，以生成不重叠的时钟信号。由不重叠的时钟信号控制的输入开关电容网络是如此配置的，在第一阶段中运算放大器放大第一对差分输入信号，而在第二阶段中运算放大器放大第二对差分输入信号。可提供第一输入重置开关装置和第二输入重置开关装置以重置放大器输入，其中，第一输入重置开关装置连接于第一对差分输入信号和参考信号(reference signal，基准信号)之间，第二输入重置开关装置连接于第二对差分输入信号和参考信号之间。在一实施方式中，可提供其它的重置装置和信号，以在不同放大阶段之间对放大器的输出进行重置。

附图说明

下面结合附图进行详细地说明，以更全面地理解本发明的实施方式。在所有的附图中，相同的附图标记表示相同的部件。

图1显示了根据本发明一实施方式的开关电容增益放大器，其运算放大器与输入和输出重置共享，；

图2显示了根据本发明一实施方式的开关电容增益放大器的定时原理图和与输入输出重置共享的运算放大器；

图3显示了根据本发明一实施方式的两级运算放大器的原理图。

具体实施方式

此处描述的实施方式公开了开关电容增益放大器，其带有与输入和输出重置共享的运算放大器。在以下的描述中对大量的细节特征进行说明，以提供对本实施方式的全面了解。相关领域的技术人员可以认识到，不使用一个或多个细节特征，而使用其它的方法、部件、材料等等，也能实现这里所描述的技术。

与只具有一对差分输入的运算放大器不同，本发明所公开的运算放大器具有两对差分输入，即INP0-INN0和INP1-INN1，进而实现输入重置以及输出重置，而不必在运算放大器的时钟周期之间插入单独的重置阶段。如果在运算放大器的时钟周期之间插入重置阶段，使用运算放大器的功能模块的操作——例如晶体管运算的模数转换器，可能不是最优，因为单独的重置阶段需要时间。在晶体管运算的模数转换器中使用本发明公开的运算放大器，可能会提高晶体管运算模数转换器运行的时钟频率。

本发明的放大器中，开关电容网络的输出以及运算放大器的差分输入，是利用开关113、114、113A、114A进行重置的，这些开关选择性地将一对差分输入连接到一起，并连接到参考信号VREFC。利用输出重置开关116对运算放大器的输出进行重置，开关116选择性地将差分输出信号VON、VOP连接到一起。