[发明专利]可使用外接同步的多种数据输出格式摄像机的设计方法有效
申请号: | 201010592913.9 | 申请日: | 2010-12-17 |
公开(公告)号: | CN102006420A | 公开(公告)日: | 2011-04-06 |
发明(设计)人: | 莫思特;胡术;冯达敏;吴志红 | 申请(专利权)人: | 四川川大智胜软件股份有限公司 |
主分类号: | H04N5/232 | 分类号: | H04N5/232;H04N5/235;H04N5/77;H04N7/26 |
代理公司: | 成都和睿达专利代理事务所(普通合伙) 51217 | 代理人: | 潘育敏 |
地址: | 610045 四川*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 使用 外接 同步 多种 数据 输出 格式 摄像机 设计 方法 | ||
技术领域
本发明属计算机应用范畴,特别涉及摄像机的数据。
背景技术
现有摄像机,数据输出格式单一,没有采用外同步,也没有多种数据格式的输出。这样,在需要与外部事件同步的情况下,没法实现与外部事件的同步。同时,由于输出信号单一,在外接设备需要进行数字图像处理时,必须有外部设备进行数据格式转换,既影响原始数据质量,又占用了外接设备的处理时间。
发明内容
本发明的目的是提供一种可使用外接同步的多种数据输出格式摄像机的设计方法。按照这种方法,实现现有摄像机外接场同步和行同步信号。并且数据可以用网络接口输出,也可以用高速串行通信方式输出,也可以用并行接口输出。数据输出格式可以为JPEG, Bayer,RGB,YUV 的任意一种。
本发明的目的是这样达到的:利用可编程门阵列模块FPGA进行外接同步信号与CCD时序的转换,利用可编程门阵列模块FPGA实现与外接同步的双向通信。实现的方式是:在现有摄像机上外接发送同步信号和通信接口电路的外接设备,外接设备中发送同步信号的模块包括输入行模块、输入场模块、输入时钟模块和输入曝光模块,通信接口电路包括高速串行接口、并行接口、低压差分信号接口和网络接口电路,各个模块通过引脚连接在可编程门阵列FPGA相关引脚上。外接设备发送给摄像机控制命令,通过通信接口电路控制或通过输入同步信号对可编程门阵列进行控制,输入的同步信号可以是输入场同步信号、输入行同步信号、输入时钟信号和输入曝光控制信号的一种或两种或三种或四种。可编程逻辑门阵列根据外接设备指令以及所输入的控制信号产生图像传感器所需要的场同步信号,行同步信号,时钟信号,驱动时序信号,曝光控制信号,控制图像传感器按序输出成像平面像素的亮度信号。
可编程逻辑门阵列收到图像传感器输出成像平面像素的亮度信号;进行Bayer变换,生成RGB格式视频信号,再将RGB格式视频信号转换为YUV格式视频信号,对YUV格式视频信号进行M-JPEG格式视频压缩和H264视频压缩。并根据外接设备的控制命令选择像素的亮度信号,RGB格式视频信号,YUV格式视频信号,M-JPEG格式视频压缩信号,H264视频压缩信号中的一种或多种,输出给外接设备。
所述可编程门阵列所产生图像传感器所需要的场同步信号,行同步信号,时钟信号,驱动时序信号,曝光控制信号也可自己产生。
在可编程门阵列FPGA上还外接有视频压缩处理芯片及其外围电路。可编程逻辑门阵列收到图像传感器输出成像平面像素的亮度信号后进行Bayer变换,生成RGB格式视频信号,再将RGB格式视频信号转换为YUV格式视频信号;可编程逻辑门阵列将视频输出信号输出给视频压缩处理芯片,由视频压缩处理芯片完成M-JPEG压缩或H264压缩,并将压缩数据送给可编程逻辑门阵列FPGA。
在可编程门阵列FPGA上还外接有嵌入式芯片及其外围电路。在外接的通信接口中,高速串行接口,并行接口,低压差分信号接口由FPGA实现,网络接口由嵌入式芯片完成,嵌入式芯片与FPGA之间通信通过板内并行接口完成。可编程逻辑门阵列收到图像传感器输出成像平面像素的亮度信号后进行Bayer变换,生成RGB格式视频信号,再将RGB格式视频信号转换为YUV格式视频信号,对YUV格式视频信号进行M-JPEG格式视频压缩和H264视频压缩;并根据外接设备的控制命令选择像素的亮度信号,RGB格式视频信号,YUV格式视频信号,M-JPEG格式视频压缩信号,H264视频压缩信号中的一种或多种,输出给外接设备。
在可编程门阵列FPGA上还外接有视频压缩处理芯片及其外围电路和嵌入式芯片及其外围电路。在外接通信接口中,高速串行接口,并行接口,低压差分信号接口由FPGA实现,网络接口由嵌入式芯片完成。嵌入式芯片与FPGA之间通信通过板内并行接口完成;可编程逻辑门阵列收到图像传感器输出成像平面像素的亮度信号进行Bayer变换,生成RGB格式视频信号,再将RGB格式视频信号转换为YUV格式视频信号。可编程逻辑门阵列将视频输出信号输出给视频压缩处理芯片,由视频压缩处理芯片完成M-JPEG压缩或H264压缩,并将压缩数据送给可编程逻辑门阵列FPGA;可编程逻辑门阵列FPGA根据外接设备的控制命令选择像素的亮度信号,RGB格式视频信号,YUV格式视频信号,M-JPEG格式视频压缩信号,H264视频压缩信号中的一种或多种,输出给外接设备。
外接设备的通信接口中的高速串行接口包括PCI Express 接口和RocketIO 接口。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于四川川大智胜软件股份有限公司,未经四川川大智胜软件股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010592913.9/2.html,转载请声明来源钻瓜专利网。