[发明专利]配置状态可定制的可编程逻辑电路

权利要求书

1.一种配置状态可定制的可编程逻辑电路，包括n个配置SRAM单元电路、可编程资源、n个掩膜定制单元；其特征在于，每个配置SRAM单元电路包括开关、第一反向器、第二反向器、掩膜定制单元；配置SRAM单元电路的位线BL接到开关的一端，开关的另一端接第一反向器的输入端、第二反向器的输出端、掩膜定制单元输入端和节点CBT0，第一反向器的输出端接第二反向器的输入端；并经掩膜定制单元通过定制有限层的金属掩膜层建立选择连接；

读/写使能端RW0与开关栅极电连接；节点CBT0与可编程资源电连接；

n个配置SRAM单元电路并列设置固化成阵列，其n个读/写使能端RW0、RW1、……、RWn分别对应的接到n个SRAM单元电路的开关的控制端；其n个节点CBT0、CBT1、……、CBTn提供n个配置位分别接到可编程资源；

当n个读/写使能端RW0、RW1、……、RWn分别有效时，位线BL分别通过n个开关对n对交叉耦合反向器对的n个节点CBT0、CBT1、……、CBTn进行存取，n个节点CBT0、CBT1、……、CBTn分别通过n个掩膜定制单元选择接电源或地，实现配置SRAM固定为‘1’或‘0’的配置状态。

2.如权利要求1所述的配置状态可定制的可编程逻辑电路，其特征在于，n个配置SRAM单元电路的n对交叉耦合反向器对的相应于n个节点CBT0、CBT1、……、CBTn的n个互补节点CBTb0、CBTb1、……、CBTbn，除了电平取反外与n个节点CBT0、CBT1、……、CBTn可以等效替换，提供n个配置位分别接到可编程资源，以等效替换分别通过n个掩膜定制单元选择接电源或地，实现配置SRAM固定为‘1’或‘0’的配置状态。

3.一种配置状态可定制的可编程逻辑电路，包括m个双端口SRAM单元电路、m个掩膜定制单元；其特征在于，每个双端口SRAM单元电路，包括四个开关、一交叉耦合反向器对、二个读/写使能端、一掩膜定制单元；

双端口SRAM单元电路的第一对互补位线AL和AL_分别接到第一开关和第二开关的一端，第二对互补位线BL和BL_分别接到第三开关和第四开关的一端；第一开关的另一端、第三开关的另一端接第一反向器输入端、第二反向器输出端和掩膜定制单元输入端；第二开关的另一端、第四开关的另一端接第一反向器输出端和第二反向器输入端；

m个双端口SRAM单元电路的m个第一读/写使能端WLA0、WLA1、……、WLAm分别接到m个双端口SRAM单元电路的第一开关和第二开关的控制端，m个第二读/写使能端WLB0、WLB1、……、WLBm分别接到m个双端口SRAM单元电路的第三开关和第四开关的控制端；

当m个第一读/写使能端WLA0、WLA1、……、WLAm分别有效时，互补位线AL和AL_分别通过m对第一开关和第二开关对交叉耦合反向器对的m个节点CBT0、CBT1、……、CBTm和其m个互补节点进行存取；当m个第二读/写使能端WLB0、WLB1、……、WLBm分别有效时，互补位线BL和BL_分别通过m对第三开关和第四开关对交叉耦合反向器对的m个节点CBT0、CBT1、……、CBTm和其m个互补节点进行存取；m个节点CBT0、CBT1、……、CBTn分别通过m个掩膜定制单元选择接电源或地，实现用户双端口SRAM固定为‘1’或‘0’的配置状态。

4.如权利要求3所述的配置状态可定制的可编程逻辑电路，其特征在于，m个双端口SRAM单元电路的m对交叉耦合反向器对的相应于m个节点CBT0、CBT1、……、CBTm的m个互补节点CBTb0、CBTb1、……、CBTbm除了电平取反外与m个节点CBT0、CBT1、……、CBTm可以等效替换，分别通过m个掩膜定制单元选择接电源或地，实现双端口SRAM固定为‘1’或‘0’的配置状态。

5.如权利要求1或3所述的配置状态可定制的可编程逻辑电路，其特征在于，所述开关，为MOS管、传输门或门控器件其中之一。

6.如权利要求1或3所述的配置状态可定制的可编程逻辑电路，其特征在于，依需求定制FPGA芯片的流程包括步骤：

A)在FPGA上进行应用电路开发设计、仿真；

B)将开发设计结果文件导出；

C)根据B)步导出的结果文件，生成掩模编程脚本；

D)利用生成的掩模编程脚本进行掩模编程，生成新的替换掩模层，并固化该设计；

E)在FPGA上进行掩模层替换，合成新的流片掩模；

F)使用新的流片掩模重新流片；

G)最后，进行电路测试，合格的，定制完成。