[发明专利]熔丝程序化电路及熔丝的程序化方法

说明书

技术领域

本发明涉及半导体装置，特别涉及集成电路中所形成的电性熔丝的程序化。

背景技术

电性熔丝经常包含于集成电路内，且在特定模式下烧断，以便程序化某些集成电路。图1A为一种公知的熔丝程序化电路100。如图所示，一电性熔丝102连接于一NMOS晶体管106与一PMOS晶体管104之间。PMOS晶体管104具有一栅极耦接至一位元选择线、一源极耦接至一供应电源，以及一漏极耦接至电性熔丝102。NMOS晶体管106具有一栅极耦接至一字线WL、一源极耦接至电性熔丝102，以及一漏极耦接至接地。

电性熔丝102是借由施加逻辑0至PMOS晶体管104的栅极以及具有逻辑1的程序化脉冲至NMOS晶体管106的栅极加以程序化。当PMOS晶体管104的栅极被施加逻辑0时，PMOS晶体管104会导通，并且当NMOS晶体管106的栅极被施加为逻辑1的程序化脉冲时，NMOS晶体管106会导通。程序化脉冲PGM的波形如图1B所示。PMOS晶体管104的栅极上的逻辑0与NMOS晶体管106的栅极上的程序化脉冲会导通PMOS晶体管104与NMOS晶体管106，使得电流流过电性熔丝102。电性熔丝102的熔丝电流(亦可称为程序化电流)亦显示于图1B中。电性熔丝102的熔丝电流的大小会超过电性熔丝102的阈值/耐受值(Threshold)，以便导致电性熔丝102被烧断或被程序化。然而，图1A所示的熔丝程序化电路，特别是经过程序、电压及温度(PVT)的多种各样变异后，经常在电性熔丝烧断后导致其产生各式不确定的阻值，而在电阻变异大而感测范围小的情况下，不易判断电性熔丝实际上是否已经被烧断或被程序化。

因此，需要一种新的熔丝程序化电路。

发明内容

为克服上述现有技术的缺陷，本发明为一种熔丝程序化电路，包括一电性熔丝，耦接于一MOS晶体管及一电流源节点之间，以及一感测控制电路，耦接于MOS晶体管的一栅极。感测控制电路用以接收一程序化脉冲以及输出一已修正程序化脉冲至MOS晶体管的栅极，以便程序化电性熔丝。已修正程序化脉冲的脉宽由流经电性熔丝的一熔丝电流所决定。

本发明的一种熔丝的程序化方法，包括根据一脉冲产生器上所接收的一程序化脉冲，产生一过渡型程序化脉冲；以及根据所接收到的过渡型程序化脉冲或一辨识信号，输出一已修正程序化脉冲至一MOS晶体管的一栅极，其中辨识信号用以辨识流经一电性熔丝的一熔丝电流是否低于一阈值。

本发明的一熔丝程序化电路，包括一电性熔丝，耦接至一MOS晶体管和一电压源节点；以及一感测控制电路，根据所接收到的过渡型程序化脉冲或一辨识信号，提供一已修正程序化脉冲至一MOS晶体管的一栅极，其中辨识信号用以辨识流经一电性熔丝的一熔丝电流是否低于一阈值。

本发明根据被程序化的电性熔丝上所感测到的电流来提供一熔丝电流有利于降低电性熔丝上的热应力，以便熔断的电性熔丝在各种范围更广的压力、体积、温度变异下具有更高的阻值与更大的感应边限。

附图说明

图1A为公知的熔丝程序化电路。

图1B为图1A中程序化脉冲及熔丝电流的时序图。

图2为图1A中各种参数对应时间的绘图。

图3A为本发明的熔丝程序化电路的一实施例。

图3B为图3A所示的熔丝程序化电路的细节电路方框图。

图4A为图3B所示的脉冲产生器的一实施例。

图4B为图4A脉冲产生器的信号时序图。

图5为图3A及图3B的熔丝程序化电路的信号时序图。

图6为图3A的熔丝电流与公知熔丝电流的比较图。

其中，附图标记说明如下：

100、300～熔丝程序化电路

102、314～电性熔丝

104～PMOS晶体管

106、316～NMOS晶体管

302～感测控制电路

304～熔丝巨集

318～电阻

306～运算放大器

308～比较器

310～脉冲产生器

312～或门

319、324～延迟电路

320～反相器

322～与门

PGM～程序化脉冲

PGM_new～已修正程序化脉冲

VDDQ～电压源

VCC～第一电压源

PCLB～辨识信号

PGI～过渡型程序化脉冲

Ifuse～熔丝电流