[发明专利]存储器件和读取存储器件的方法

说明书

技术领域

本发明涉及一种具有以下存储单元的存储器件和读取存储器件的方法，在所述存储单元中，两个电极之间的电荷放电速率根据所存储的信息的逻辑而不同。

背景技术

已知通过向位线施加预充电电压来读出放电速率上的不同的非易失性存储器件。

作为可以应用这种读取方法的非易失性半导体存储器件的代表性示例，存在(闪存(flash))EEPROM。

另一方面，为了取代FG类型(闪存)EEPROM，作为可以以高速重写数据的非易失性存储器件，可变电阻类型的存储器件已经引起注意。

作为可变电阻类型的存储器件，已知所谓的ReRAM，其中去往/来自在存储单元内布置的导电薄膜的导电离子的输入/输出时的电阻上的改变与存储状态相关联(例如，参见K.Aratani等的“A Novel Resistance Memory with High Scalability and Nanosecond Switching”，Technical Digest IEDM 2007，第783-786页)。

为了确保ReRAM的重写特性、维持特性等的可靠性，并且为了将ReRAM进一步应用到多值存储器，与在一般闪存存储器等中一样，回顾了其中在写入操作或擦除操作时执行验证·读取操作的方法(例如，参见JP-A-2009-26364、JP-A-2002-260377、和JP-A-2005-510005)。

在执行一般闪存存储器的验证读取操作时执行的电流控制中，读取电流(感测电流)近似恒定。相应地，通过改变存储器晶体管栅极的电势，验证了不同的阈值。该操作方法具有以下益处。根据该操作方法，操作电流恒定，并相应地，感测定时、感测节点的负载等几乎不取决于要验证的阈值。

已知其中仿真(emulate)存储元件(memory cell)的复制元件(replica cell)用于响应于存储元件操作的定时来生成控制信号的技术(参见，日本专利第4044538号、美国专利第6,061,286号、和T.Suzuki等的“0.3 to 1.5V Embedded SRAM with Device-Fluctuation-Tolerant Access-Control and Cosmic-Ray-Immune Hidden-ECC Scheme”，ISSCC 2005/SESSION 26/STATICMEMORY/26.6，IEEE 2005)。

这些文档涉及基于复制元件而使用定时控制来实现ECC电路的高速代码写入或低功耗。

发明内容

然而，根据ReRAM，存在与闪存存储器不同的限制。

ReRAM的存储单元仅具有两个端子。换言之，仅仅存在与闪存存储器的源极端和漏极端对应的两个端子，并且不存在栅极端子，电流通过所述两个端子流动。这里，在其中在验证操作时读出不同电阻值的情况下，假设在读取操作时施加到ReRAM的预充电电压(＝VR)恒定，并且ReRAM的存储单元的电阻(元件电阻)是Rcell。在这种情况下，读取电流变为(VR/Rcell)。这指示了当元件电阻Rcell改变时读取电流改变。

在ReRAM的情况下，元件电阻Rcell根据所存储的信息的逻辑而在几个数位(digit)上不同。相应地，由于上述原因，所以为了以高速执行验证·读取操作，感测定时的控制是必需的，如下所述。

详细描述，当通过根据存储单元中的放电而减小位线的电势(在下文中，称为BL电势)来执行验证读取操作时，在其中要感测的电阻较高的情况下，以低速执行擦除·验证操作时BL电势的释放。相应地，必需延迟感测定时。另一方面，在其中要感测的电阻较低的情况下，以高速执行写入·验证操作时BL电势的释放。相应地，必需提前感测定时。当在写入·验证操作时感测定时迟到时，BL电荷消失。因此，难以执行正常的感测操作。

如上所述，最优的感测定时根据要读出的信息的逻辑而不同，这不仅仅限于ReRAM的情况。换言之，当使用其中通过执行动态放电读取、而不控制存储器晶体管栅极的电压来读出元件电流的幅度的方法时，即使在除了可变电阻类型存储器之外的诸如快闪非易失性存储器件中，也发生最优感测中的滞后。

在下文中，将用于直接读取预充电电荷的放电速率、而不(通过使用晶体管栅极的电压等)将放电电流调节为近似恒定的方法称为“动态放电(discharge)读取”。

在动态放电读取的情况下，当由控制感测放大器的激活定时的电路来控制最优感测定时时，控制电路的复杂度增加。