[发明专利]存储器件和读取存储器件的方法

权利要求书

1.一种存储器件，包括：

存储单元，其中两个电极之间的电荷放电速率根据所存储的信息的逻辑而不同；

感测放大器，用于通过对连接到该存储单元的一个电极的配线的放电电势与参考电势进行比较来检测该信息的逻辑；以及

复制电路，具有用于仿真该存储单元的复制单元，并且根据该复制单元的放电速率来控制该感测放大器的感测定时。

2.根据权利要求1的存储器件，其中该复制电路包括：

该复制单元；

放电检测单元，用于检测该复制单元的放电；以及

激活控制单元，用于基于该放电检测单元的放电检测定时来生成激活定时，并且在所生成的激活定时处控制该感测放大器的激活。

3.根据权利要求2的存储器件，还包括：

放电开始开关，用于根据读取许可信号的输入来同时地开始该复制单元和该存储单元的放电，

其中该激活控制单元包括：

延迟电路，用于对输入的读取许可信号进行延迟；以及

或电路，用于对延迟电路的输出和放电检测单元的输出取逻辑和，并且输出该感测放大器的激活信号。

4.根据权利要求3的存储器件，还包括：恒流晶体管，连接到该复制单元的放电路径和该存储单元的放电路径，并且被偏置，从而操作为在强反相区域中被接通。

5.根据权利要求4的存储器件，其中该放电检测单元包括：反相器，用于作为输入而接收根据该复制单元的放电而降低的复制感测节点的电势，使用反相器阈值来确定该电势上的降低，并且输出反相器的输出的反相定时作为该放电检测定时。

6.根据权利要求5的存储器件，还包括以下配置，其中能够通过该复制单元的电阻值或该复制单元的数目来改变该复制感测节点的电势上的降低的速度。

7.根据权利要求5的存储器件，

其中NMOS开关连接在与该存储单元相连的位线和该感测放大器的感测节点之间，并且连接在与该复制单元相连的复制位线和该复制感测节点之间，并且

其中通过经由将箝位电压施加到所述两个NMOS开关的每个栅极、而在感测操作中将位线和复制位线的电势钳夹到通过将箝位电压降低MOS晶体管的栅极和源极之间的电压而获取的电压，来关断所述两个NMOS开关。

8.根据权利要求4的存储器件，

其中该放电检测单元具有用于对根据复制单元的放电而降低的复制感测节点的电势与放电检测参考电势进行比较的比较器电路，并且输出该比较器电路的输出反相定时作为该放电检测定时。

9.根据权利要求8的存储器件，还包括以下配置，其中能够通过该复制单元的电阻值或该复制单元的数目来改变该复制感测节点的该电势上的降低的速度。

10.根据权利要求8的存储器件，

其中NMOS开关分别连接在该存储单元连接到的位线和该感测放大器的感测节点之间，并且连接在该复制单元连接到的复制位线和复制感测节点之间，并且

其中通过经由将箝位电压施加到所述两个NMOS开关的每个栅极、而在感测操作中将位线和复制位线的电势钳夹到通过将箝位电压降低MOS晶体管的栅极和源极之间的电压而获取的电压，来关断所述两个NMOS开关。

11.根据权利要求1的存储器件，其中该存储单元是可变电阻类型的存储单元，在所述可变电阻类型的存储单元中写入信息的逻辑根据所施加电压的方向而不同。

12.根据权利要求11的存储器件，其中该存储单元通过将具有可变电阻值的存储层插入在两个电极之间来形成。

13.一种读取存储器件的方法，该方法包括以下步骤：

当从其中两个电极之间的电荷放电速率根据所存储的信息的逻辑而不同的存储单元中读出信息时，在用于仿真该存储单元的复制单元的放电与该存储单元的放电同时开始时，根据该复制单元的放电速率来控制该存储单元的放电电势的感测定时。