[发明专利]双向硅控整流器

说明书

技术领域

本发明有关于一种双向硅控整流器(Dual-directional Silicon Controlled Rectifier，DSCR)，尤其是一种具有掺杂区域(doped region)的双向硅控整流器。

背景技术

随着半导体技术的进步，金属氧化物半导体场效晶体管(Metal-oxide-semiconductor field-effect transistor，MOSFET)的尺寸亦日渐微小化，其尺寸已降至次微米(submicron meter)、甚至深次微米(deep submicron meter)等级。而随此先进技术而日渐甚薄的栅极氧化层(gate oxide)，在此情况下，极可能在外加稍高电压时，即产生损害。在面临一般环境下的静电电压时，由于静电电压所夹带的电压值可以高达几千甚至几万伏特，因此，在设计集成电路时，设计者必须考虑在静电累积至一定量前，将其放电。在此条件之下，具有低导通电阻、低电容、低功率消耗以及高功率电流导出能力的硅控整流器(Silicon Controlled Rectifier，SCR)即是可用以达成静电防护(Electromagnetic interference，EMI)的一种有效组件。

一般而言，双向硅控整流器已成为正负电压的I/O防护电路的市场主流。初期的硅控整流器，有直接制作于硅基板上者，其由于耐压度低，因此应用仅受限于一般的集成电路制程中。现有亦有环型布局的硅控整流器，但其布局面积大、启动速度因结构过大而不如预期，亦不被广泛地使用。

是以，为了改善硅控整流器的启动速度，遂有设计者通过改良其内部的金氧半导体结构，来降低其崩溃电压，以调变硅控整流器的触发电压(trigger voltage)的做法。然而，值得注意的是，此种做法虽可快速启动硅控整流器，但同时也使得集成电路的工作电压受限。也就是说，集成电路的工作电压会被限制在金氧半导体结构中P+/N well(或是N+/P well)间以及击穿效应(punchthrough)发生前被限制在崩溃电压以下，而在输入电压高于工作电压时，会有误动作的情况发生，例如EIA/TIA-232-E规范输入电压为正负15伏特的情况下，极容易提早崩溃或击穿，因此，无法适用于此类应用的电路上。

因此，如何设计出一种具有良好静电防护之效，并且同时可用以承受高工作电压的硅控整流器，即成为现今发展沿革上重要的研究方向之一。

发明内容

鉴于以上的问题，本发明在于提供一种双向硅控整流器，以解决现有存在的问题。

本发明提出一种双向硅控整流器(Dual-directional Silicon Controlled Rectifier，DSCR)，包括：一基板、一埋入层、一第一井、第二井与第三井、一第一半导体区、第二半导体区、第三半导体区与第四半导体区、以及一掺杂区域(doped region)。其中，基板系为第一导电型态。埋入层位于基板上，且为第二导电型态。第一井与第二井位于埋入层上，且皆为第一导电型态。第三井位于埋入层上，且于第一井与第二井之间，第三井系为第二导电型态。第一半导体区与第二半导体区，皆位于第一井内；第三半导体区与第四半导体区，皆位于第二井内。掺杂区域(doped region)，位于第一半导体区与第三半导体区之间，掺杂区域包括部分的第三井，且掺杂区域系为第二导电型态。

根据本发明提出的双向硅控整流器，其中掺杂区域更包括部分的第一井与第二井。

根据本发明提出的双向硅控整流器，其中第一导电型态与第二导电型态其中之一为N型，另一为P型。

根据本发明提出的双向硅控整流器，其中第一半导体区与第三半导体区系为第一导电型态时，第二半导体区与第四半导体区系为第二导电型态。

根据本发明提出的双向硅控整流器，其中第一半导体区与第三半导体区系为第二导电型态时，第二半导体区与第四半导体区系为第一导电型态。

是以，根据本发明提出的双向硅控整流器，系藉由第一半导体区与第三半导体区之间的掺杂区域，改变载子浓度或使用标准制程中不同载子浓度的半导体，以调节其接面(junction)的崩溃电压，令集成电路的工作电压不再被限制于现有击穿效应或低崩溃点之前，大幅增加其应用价值与产业利用性。

以上有关于本发明的内容说明，与以下的实施方式用以示范与解释本发明的精神与原理，并且提供本发明的专利保护范围更进一步的解释。有关本发明的特征、实作与功效，现配合附图作较佳实施例详细说明如下。

附图说明