[发明专利]用于双向数据链路的有效的时钟控制方案

权利要求书

1.一种方法，包括：

将第一时钟信号从存储器设备的第一接口交换到处理单元的第二接口；

其中，基于所述交换的第一时钟信号，在所述第二接口执行锁存；以及

其中，所述锁存用于经由双向数据链路在所述第一接口和所述第二接口之间交换数据。

2.根据权利要求1所述的方法，其中，所述第一接口是所述存储器设备的模拟前端。

3.根据权利要求1所述的方法，其中，所述第二接口是所述处理单元的模拟前端。

4.根据权利要求1所述的方法，其中，所述存储器设备是多个存储器设备中的一个，并且其中，所述第一接口将所述多个存储器设备中的每一个与所述处理单元相连接。

5.根据权利要求1所述的方法，其中，所述存储器设备包括动态随机存取存储器(RAM)和静态RAM中的一个。

6.根据权利要求1所述的方法，其中，所述存储器设备包括同步随机存取存储器(RAM)。

7.根据权利要求1所述的方法，其中，所述存储器设备包括图形随机存取存储器(RAM)。

8.根据权利要求1所述的方法，其中，所述存储器设备包括图形双倍数据速率(GDDR)存储器设备。

9.根据权利要求1所述的方法，其中，所述处理单元包括图形处理单元。

10.根据权利要求1所述的方法，还包括将基准时钟信号提供给所述处理单元和所述第一接口，并且其中，由所述第一接口基于向所述第一接口提供所述基准时钟信号来生成所述第一时钟信号。

11.一种装置，包括：

存储器设备的第一接口，所述第一接口经由双向数据链路耦合到处理单元的第二接口；

时钟源，其用于生成第一时钟信号；以及

耦合到所述时钟源的第一锁存器，其用于接收所述第一时钟信号，所述锁存器还用于锁存经由所述双向数据链路交换的数据，所述锁存是由所述第一锁存器响应于所述第一时钟信号进行的；

其中，所述第一接口将所述第一时钟信号提供到所述第二接口，并且其中，所述第二接口的第二锁存器锁存经由所述双向数据链路交换的数据，所述锁存是由所述第二锁存器响应于所述第一时钟信号进行的。

12.根据权利要求11所述的装置，其中，所述第一接口是所述存储器设备的模拟前端。

13.根据权利要求11所述的装置，其中，所述存储器设备包括动态随机存取存储器(RAM)和静态RAM中的一个。

14.根据权利要求11所述的装置，其中，所述存储器设备是多个存储器设备中的一个，并且其中，所述第一接口将所述多个存储器设备中的每一个与所述处理单元相连接。

15.根据权利要求11所述的装置，其中，所述时钟源包括锁相环(PLL)电路以接收基准时钟信号，其中，生成所述第一时钟信号包括用所述PLL电路对所述基准时钟信号的频率进行分频或倍频中的一个。

16.一种装置，包括：

处理单元的第一接口，所述第一接口经由双向数据链路耦合到存储器设备的第二接口，所述第二接口包括用于生成时钟信号的时钟源，所述第一接口用于接收来自所述第二接口的所述时钟信号；以及

第一锁存器，其用于锁存经由所述双向数据链路交换的数据，所述锁存是由所述第一锁存器响应于所述时钟信号进行的，其中，所述第二接口包括第二锁存器，其耦合到所述时钟源以接收所述时钟信号，其中，所述第二锁存器锁存经由所述双向数据链路交换的数据，所述锁存是由所述第二锁存器响应于所述时钟信号进行的。

17.根据权利要求16所述的装置，其中，所述第二接口是所述处理单元的模拟前端。