[发明专利]一种提取有效栅极长度的方法

说明书

技术领域

本发明涉及半导体测试的方法，具体涉及一种有效栅极长度提取的方法。

背景技术

在集成电路领域中，特征尺寸代表了器件能够实现的最小尺寸，特征尺寸不仅影响到电路的集成度，并且对器件的性能影响很大，因而器件在使用之前必须确定其特征尺寸。

对于MOS晶体管来说，有效栅极长度是工艺过程中一个重要的特征尺寸。在MOS晶体管集成电路流片之前，首先会先设计器件相应的版图(Layout)，其中最重要的部分包括设计MOS晶体管的栅极长度(Poly CD或Drawn PolyCD)。由于在实际微电子工艺制作过程中，存在各种工艺误差，会导致原先设计的栅极长度(Poly CD)与实际工艺上所能达到的有效栅极长度(Effective Poly CD)尺寸存在一定的误差。为了消除有效栅极长度与设计栅极长度的不同对后续工艺以及器件使用的影响，需要在后续工艺中需要进一步测试器件的有效栅极长度，以便得到MOS器件实际上制作的栅极长度。

现有技术中，经常通过电子显微镜或扫描电镜的方式直接测试有效栅极长度。但由于使用的是物理的测试方法，一般需要额外的制作测试图形并且直接对样品进行测试。这种测试方法需要对样品划片，容易造成器件浪费，增加测试难度，提高成本增加。

发明内容

本发明要解决的技术问题是一种提取有效栅极长度的方法，该方法通过间接测试电容的方式得到有效栅极长度，从而减少器件浪费，降低测试的成本，提高测试速度。

为解决上述技术问题，本发明提供的一种提取有效栅极长度的方法，该方法包括：提供一参考MOS晶体管，所述参考MOS晶体管的参数包括总电容C_ta、单位电容C_ua、以及版图设计参数栅极长度L_a、栅极的数目N_a，以及栅极宽度W_a；提供一待测MOS晶体管，所述待测MOS晶体管的参数包括有效栅极长度L_b、总的MOS晶体管总电容C_tb、单位电容C_ub、以及版图设计参数栅极的数目N_b、栅极宽度W_b；其特征在于，所述栅极长度L_a视为所述参考MOS晶体管的有效栅极长度；所述参考MOS晶体管与待测MOS晶体管在同一工艺流程中进行；所述有效栅极长度L_b为：

L_b＝(N_a×L_a×W_a×C_tb)/(N_b×W_b×C_ta)

进一步地，所述总电容C_ta和总电容C_tb在MOS晶体管制作工艺完成后测试得到。

进一步地，所述栅极长度L_a的大于等于1微米。

进一步地，所述栅极长度L_a的可以为2微米、5微米、8微米、10微米。

进一步地，所述参考MOS晶体管与待测MOS晶体管制作在同一硅片上。

进一步地，所述栅极宽度W_a与栅极宽度W_b的尺寸均大于等于1微米。所述栅极宽度W_a与栅极宽度W_b的设计尺寸相等时，所述有效栅极长度L_b为：

L_b＝(N_a×L_a×C_tb)/(N_b×C_ta)

本发明提供的一种提取有效栅极长度的方法，该方法利用较大大尺寸(一般为1微米以上)的栅极长度的参考器件，得到小尺寸下(1微米以下)的有效栅极长度。该方法通过将长度的计算转化为电容的测量，而电容的测试远比直接用样品物理方法测试简单，因此本实施例的方法有利于减少器件浪费，降低测试的成本，提高有效栅极长度的测试速度。

附图说明

图1本实施例中所讨论的MOS晶体管，其中，

11——栅极；12——源极；13——漏极；

14——衬底；15——栅氧化层；

16——栅源电容C_gso；17——栅衬底电容C_gg；18——栅漏电容C_gdo。

图2本实施例所设计的参考版图100。