[发明专利]一种升压时钟电路和带该升压时钟电路的电荷泵

说明书

技术领域

本发明属于电荷泵技术领域，具体涉及一种升压时钟电路和带该升压时钟电路的电荷泵。

背景技术

电荷泵，又称为开关电容式电压变换器，是一种利用“快速”(flying)或“泵送”电容来储能的直流-直流(DC-DC)变换器.电荷泵能使输入电压升高或降低，也可以用于产生负电压。传统的电荷泵通过控制快速电容器的充电和放电，使输入电压以一定因数(0.5，2或3)倍增或降低，得到所需要的输出电压。

目前，常用的电荷泵都带有升压时钟电路。输入的时钟信号CK和反向时钟信号CKB通过升压时钟电路升压后输出为时钟信号CKO和反向时钟信号CKOB；相应的时钟信号CK和反向时钟信号CKB的高低电平差VH增加到输出的时钟信号CKO和反向时钟信号CKOB的高低电平差VOH。这种方法可以方便、有效地提高电荷泵的效率，特别是对于工作电压较低的电荷泵。

图1A是一种现有技术中带升压时钟电路的电荷泵电路。该电荷泵(CHARGE PUMP)的输入电压Vin一般为VDD，经过升压时钟电路(CLOCK BOOSTCIRCUIT)升压后输出电压Vpump。在不考虑其他因素的情况下，输出电压Vpump由输入电压Vin和升压时钟电路的输出电压VOH决定。升压时钟电路如图1B所示，其由一系列的单级升压时钟电路(CK_BST)级联而成。输入的时钟信号CK和反向时钟信号CKB的高低电平差为工作电压VH。输出的时钟信号CKO和反向时钟信号CKOB的高低电平差VOH较高。CKO和CKOB用于控制电荷泵中的快速电容的充放电。

图2是现有技术中一种常见的单级升压时钟电路。从图中可以看出，该单级升压时钟电路(CK_BST)的供电电压为VDD′。当CK由高电平VH变为低电平(接地)、CKB由低电平(接地)变为高电平VH时，NMOS管m5关闭、PMOS管m3导通；NMOS管m6导通、PMOS管m4关闭；NMOS管m1导通。电容c1开始被预充电至两端的电压为VDD′，由于电容两端的电荷不能突变，因此其两端电压值不变，所以节点A的电压通过电容c1抬高到一个较高的电压VH+VDD′。由于m3导通，所以OUTB端的输出电压为VOUTB＝VH+VDD′。同时节点B通过m2被预充到电压VDD′，输出端OUT通过m6接通到地(ground)。

CK由低电平(接地)变为高电平VH、CKB由高电平VH变为低电平(接地)时，NMOS管m5导通、PMOS管m3关闭；NMOS管m6关闭、PMOS管m4导通；NMOS管m2导通。电容c2开始被预充电至两端的电压为VDD′，由于电容两端的电荷不能突变，因此其两端电压值不变，所以节点B的电压通过电容c2抬高到一个较高的电压VH+VDD′。由于m4导通，所以OUT端的输出电压为VOUT＝VH+VDD′。同时节点A通过m1被预充到电压VDD′，输出端OUTB通过m5接通到地(ground)。

综上所述，CK和CKB的高低电平差VH经过单级升压时钟电路(CK_BST)后变为VOH＝VH+VDD′，VDD′为单级升压时钟电路(CK_BST)的供电电压。若有N级单级升压时钟电路级联组成升压时钟电路，每一级单级升压时钟电路的供电电压都相同，均为VDD′。那么该升压时钟电路最终输出的时钟信号的CKO和反向时钟信号CKOB的高点电平差VOH＝VH+N*VDD′。

然而，这种结构的缺点是各单级升压时钟电路供电电压VDD′较低时，为了得到满足要求的电荷泵的输出电压Vpump，升压时钟电路的级数N就需要增大，也就是说需要更多的单级升压时钟电路(CK_BST)级联。实际电路中，电压VDD′并不是恒定不变的。有一个变化幅度。为了保证电荷泵的性能，设计升压时钟电路的级数时，以电压VDD′的最低电压为准。那么当电压VDD′为最高时，由于升压时钟电路的级数N很大、每一级单级升压时钟电路的输出的时序信号高低电平差都有增加，经升压后输出的时钟信号CKO和反向时钟信号CKOB的高低电平差就会很大。由此导致大的放电电流会带来许多不好的问题，如快速反向(snap back)或闩锁效应。