[发明专利]增加GIA驱动下像素电极充电时间的方法

说明书

技术领域

本发明涉及一种液晶面板技术，尤其是一种像素电极的充电方法，具体地说是一种增加GIA（gate in array ，栅极驱动集成于阵列电路）驱动下像素电极充电时间的方法。

背景技术

传统薄膜晶体管液晶显示器（TFT-LCD）的驱动架构主要包括栅极（gate）信号和数据（data）信号，如图1所示。

一条栅极线（gate line）上，从初始段（gate in）末尾段（end侧），各位置栅极信号电阻电容延迟（gate signal RC delay）的情形，及针对该问题（issue） 系统必须设置的输出使能（OE，Output enable）信号的时序图，如图2所示，由于输出使能（OE)的存在必然导致像素电极的充电时间减少。以60Hz，1902*1080解析度为例，充电时间15us，减去OE约4us，仅剩11us。随着面板的尺寸的增大及频率的升高，牺牲的充电时间越多，而像素电极的充电状况是面板显示的重要因素。

而在传统TFT-LCD系统驱动中，通常会设置OE信号以解决栅极信号电阻电容延迟（gate RC delay）造成的数据闭锁错误（data latching error）的发生，OE时间一般接近栅极走线信号电阻电容延迟（gate line RC delay）, 因此势必减少像素电极的充电时间，从而造成像素电极充电不足，影响画面显示。并且，对于交错开（Interlaced）GIA架构，由于栅极脉冲（gate pulse）分别从两端驱动，OE时间的设定也较困难。

发明内容

本发明的目的是针对现有的驱动方法中存在的像素电极由于受OE的影响而造成充电时间不足，影响显示效果的问题，发明一种增加GIA驱动下像素电极充电时间的方法。

本发明的技术方案是：

一种增加GIA驱动下像素电极充电时间的方法，其特征是：

首先，在阵列(array)电路中至少增加一条虚拟栅极(dummy gate)走线，且在施加栅极脉冲时首先打开虚拟栅极(dummy gate)走线的栅极脉冲，然后从第一根栅极走线开始依次打开阵列电路上的所有栅极走线；本发明的虚拟栅极是客观存在的但不直接参与显示驱动的栅极的总称。

其次，增加一条侦测电路，该侦测电路用于侦测虚拟栅极从左向右或从右向左的栅极信号电阻电容延迟（gate RC delay）值；

最后，由定时器（Tcon）根据侦测电路的测定值确定数据缓冲输出（data buffer dump）的时刻，即可达到省去输出使能（OE）时间，使GIA驱动下gate打开时间全部用于像素电极的充电，提高显示效果。

所述的虚拟栅极的数量为两根。

所述的侦测电路设置在玻璃阵列电路或资料驱动集成电路（IC）内，侦测虚拟栅极（dummy gate）从左至右或从右至左各位置的栅极信号电阻电容延迟大小。

本发明的方法尤其适用于交错型GIA面板的像素电极驱动控制中。

简言之，本发明是通过在阵列（array）电路中增加两条虚拟栅极（dummy gate）走线，再设置一简单的侦测电路，侦测一条栅极线（gate line，即本发明增设的虚拟栅极线）从左往右或从右往左时栅极信号电阻电容延迟（gate RC delay）的大小。据此，计时器（Tcon）即可精确地设定数据缓冲输出（data buffer dump）时刻，而且省去了OE时间，较之传统的架构，很大程度地增加了充电时间。

本发明的有益效果：

本发明由于省去了OE时间，较之传统的架构，很大程度地增加了充电时间，它解决了大面板尺寸及高频率驱动条件下像素电极充电不足的难题，使得像素电极充电不再受栅极信号电阻电容延迟的影响。

本发明由于省去了OE时间，因此尤其适应于交错型（Interlaced ）GIA架构的面板使用。

本发明方法简单，不受阵列制程（包括金属厚度、CD线宽，片电阻等）的影响。

附图说明

图1为传统薄膜晶体管液晶显示器（TFT-LCD）的驱动架构，主要包括栅极（gate）信号，数据（data）信号，在此不再叙述。

图2. 传统薄膜晶体管液晶显示器（TFT-LCD）的驱动架构，栅极信号电阻电容延迟（gate signal RC delay） 示意图及输出使能（OE） 信号时序图。

图3. 采用交错型（Interlaced）GIA架构的面板（panel）示意图及栅极（gate）脉冲波形。

图4.是本发明驱动架构。