[发明专利]时序控制器、图像显示装置、以及复位信号输出方法

说明书

相关申请的交叉引用

本申请基于并且要求于2009年8月7日提交的日本专利申请No.2009-185270的优先权，其内容通过引用整体合并在此。

技术领域

本发明涉及时序控制器、提供有时序控制器的图像显示装置、用于时序控制器的复位信号输出方法等等。

背景技术

近年来，由于图像显示装置的规模增加以及时钟和数据中的速度的增加使得需要减少EMI(电磁干扰)和功率消耗。为了实现此种需求，在图像显示装置中使用的时序控制器和信号线驱动电路之间的数字接口从CMOS(互补金属氧化物半导体)型替换为诸如RSDS(小幅度摆动差分信号)、微型LVDS(低压差分信号)的差分型等等。

分别由美国国家半导体公司和德州仪器公司宣布了RSDS和微型LVDS的标准。当前，许多设计者使用用于时序控制器和信号线驱动电路之间的数字接口的这些标准。

“微型LVDS接口规范(SLDA007A-2001年8月-2003年7月修订，德州仪器公司)”已知为由德州仪器公司宣布的微型LVDS(非专利文献1)。

图9是示出在非专利文献1中公布的标准的一部分的时间图，其中横轴是时间并且纵轴是每个信号的电平。按顺序从顶部开始，纵轴上的信号中的每一个是时钟(LVCLKP)、视频数据线(LV0)的信号、以及视频数据线(LVi)的信号。将在下文中参考图9进行说明。

在时序控制器和信号线驱动IC之间的数字接口是微型LVDS的情况下，用于驱动信号线的复位信号(Reset)被嵌入到从时序控制器输出的并且在视频数据线(LV0)上传输的视频数据。在被嵌入到视频数据的复位信号的格式中，在一条线的最后的数据(最后数据位)之后变成“低”，并且然后在满足规范的“高”时段(T_RST)之后的一个时钟内变成“低”。此时序是复位信号(Reset)的基准生成位置。从此“低”的下一个时钟的上升到下一条线的第一数据(第一数据位)被取回到信号线驱动IC(集成电路)。

图10是示出现有技术1的图像显示装置的框图。图11是示出现有技术1的信号线驱动IC的框图。在下文中，通过参考图10和图11将会提供说明。

此情况的图像显示装置50包括显示面板51、时序控制器52、信号线驱动电路53、以及扫描线驱动电路54。显示面板51是液晶显示面板，并且图像显示装置50是液晶显示装置。

尽管在附图中没有示出，但是显示面板51包括：在行方向上以预定的间隔提供的多条扫描线；在列方向上以预定的间隔提供的多条信号线；被提供在信号线和扫描线之间的交叉处的是等效电容的液晶单元(cell)；公共电极TFT(薄膜晶体管)，该TFT驱动相对应的液晶单元；和电容器，在垂直同步时段该电容器存储数据电荷。信号线驱动电路53被形成有多个信号线驱动IC 55。扫描线驱动电路54被形成有多个扫描线驱动IC 56。信号线驱动IC 55与微型LVDS接口兼容。

时序控制器52包括：复位信号生成组件59，该复位信号生成组件59在非专利文献1中描述的时序生成复位信号RST(Reset)；以及未示出的视频数据处理组件和时序生成组件。视频数据处理组件处理从外部提供的视频数据Data。时序生成组件生成用于信号线驱动IC 55的时钟信号HCK(水平时钟)和数据锁存脉冲信号DLP(数据锁存脉冲)，生成用于扫描线驱动IC 56的开始脉冲信号VSP(垂直开始脉冲)、时钟信号VCK(垂直时钟)、以及输出使能信号VOE(垂直输出使能)，并且生成用于AC(交流)驱动液晶面板51的极性反转信号POL(极性反转)。在下文中，数据锁存脉冲信号DLP、时钟信号HCK、开始脉冲信号VSP、时钟信号VCK、输出使能信号VOE、以及极性反转信号POL被简单地分别称为信号DLP、信号HCK、信号VSP、信号VCK、信号VOE、以及信号POL。

此外，时序控制器52经由FPC(柔性印制电路)61、62、以及TCP(带载封装)63连接至显示面板51的一侧，并且经由FPC 64和TPC 65连接至显示面板51的另一侧。四个端口A、B、C以及D被提供给时序控制器52，并且FPC 61、62分别连接至端口A、B、C以及D。信号线驱动IC 55被安装到TCP 63，并且扫描线驱动IC 56被安装到TCP 65。在端口A、B、C、D、FPC 61、62、以及TCP 63、65上传输上述信号中的每一个。