[发明专利]一种AHB总线设备跨时钟域访问APB总线设备的电路及方法

说明书

技术领域

本发明涉及一种AHB总线设备跨时钟域访问APB总线设备的电路及方法。

背景技术

片上系统(SOC System On Chip)中存在多个外设功能模块，如各种外部接口以及控制器等。处理器通过总线来访问这些功能模块，控制硬件的运行或者从外部读取需要的信息。由于不同的功能模块需要不同的总线控制逻辑，因此，各个硬件模块和处理器分别处于不同的总线上。例如，需要突发传输等总线控制功能的模块连接在AHB(Advanced High-Performance Bus)总线上，而像SPI(Serial Peripheral Interface)这一些只需要简单控制逻辑的模块则连接在APB(Advanced Peripheral Bus)总线上，处理器(连接在AHB总线上)通过AHB总线来访问APB总线上的设备。传统的，AHB总线和APB总线采用的是一样的时钟频率，通过单一时钟的APB桥实现AHB总线时序到APB总线时序的转换。

如图1所示，HCLK(HCLK，AHB CLOCK)是AHB总线的时钟信号，HADDR是AHB总线的地址信号，Control是AHB总线的控制信号，HWDATA是AHB总线的写数据信号，HREADY是AHB总线的完成信号，HRDATA是AHB总线的读数据信号。

如图2所示，PCLK(PCLK，APB CLOCK)是APB总线的时钟信号，PADDR是APB总线的地址信号，PWRITE和PSEL是APB总线的控制信号，PENABLE是APB总线的使能信号，PWDATA是APB总线的写数据信号。

传统的，在通过AHB总线访问APB总线设备的时候，AHB总线和APB总线采用相同的时钟。AHB总线上过来的数据，可以在APB总线上采到，不需要做任何的同步。这种方法使得APB桥设计简单。然而，很多APB总线上的功能设备所需要的时钟频率大大的低于AHB总线上的功能设备，让这些设备跑和AHB总线一样的时钟频率增加了不必要的系统功耗，而且这种方法需要按节奏一次性完成数据传输，增加了系统潜在的错误风险。

发明内容

本发明的目的是在尽可能减少硬件开销的前提下，提供了一种AHB总线设备跨时钟域访问APB总线设备的电路及方法，AHB总线设备和APB总线设备可以运行在两个任意不同的时钟域下，减少功耗。

本发明是这样实现的：

一种AHB总线设备跨时钟域访问APB总线设备的电路，包括：AHB总线接口，作为电路的控制端，工作在AHB时钟域；APB总线接口，作为电路的被访问端，工作在APB时钟域；时钟同步电路，将AHB总线时钟域的标志信号同步到APB总线时钟域，处理后作为控制信号输出到APB总线接口，将APB总线时钟域的标志信号同步回AHB总线时钟域，作为传输完成信号送回AHB总线接口。

更进一步，所述AHB总线接口还包括AHB端寄存器，所述AHB总线接口发出的信号先存储在所述AHB端寄存器中；所述APB总线接口还包括APB端寄存器，所述APB总线接口发出的信号先存储在所述APB端寄存器中。

更进一步，所述时钟同步电路包括第一同步电路和第二同步电路，所述第一同步电路处理AHB总线时钟域到APB总线时钟域的启动信号，所述第二同步电路处理APB总线时钟域到AHB总线时钟域的完成标志信号。

更进一步，所述第一同步电路包括第一多路选择器、第一触发器、第二触发器、第三触发器、第四触发器、以及第一异或门。

更进一步，所述第二同步电路包括第五触发器和第六触发器。

更进一步，所述控制信号是采用单周期脉冲信号来传递的。

本发明还提供一种AHB总线设备跨时钟域访问APB总线设备的方法，包括：AHB总线接口接收到AHB总线设备传来的操作信息和数据，并保存所述操作信息和数据在AHB端寄存器内；AHB总线接口发出一个标志信号，同步该标志信号到APB时钟域并生成控制信号；APB总线接口采样到所述控制信号后，从AHB端寄存器读取相应的操作信息和数据，然后进行操作；当APB总线接口完成预定的操作以后，将操作结果数据保存在APB端寄存器；APB总线接口发出一个完成标志信号，并将其同步到AHB时钟域并生成传输完成信号；当AHB总线接口采到所述传输完成信号后，去APB端寄存器读取所述操作结果。

采用本发明的技术方案后，AHB总线设备和APB总线设备可以运行在两个任意不同的时钟域下，减少功耗。这种电路和方法不需要增加很多的硬件开销，只需要增加6个触发器就可以实现AHB总线设备对APB总线上设备的跨时钟域访问。