[发明专利]产生参考时钟信号的方法及数据收发系统

说明书

技术领域

本发明涉及一种数据收发系统，尤其涉及一种产生参考时钟信号的方法及数据收发系统。

背景技术

图1为现有集成芯片(integrated chip)的数据收发器(transceiver)架构。其中，数据收发器100包括锁相环单元(Phase Lock Loop，PLL)110、数据发送器(Transmitter，TX)120、具有时钟数据恢复(Clock Data Recovery，CDR)功能的数据接收器(Receiver，RX)130等前端电路块。此集成芯片还利用一个石英(crystal)装置140来产生频率精确(与目标频率相差数十ppm)的时钟信号，用以作为其收发数据时的参考时钟。详言之，锁相环单元110会使用此参考时钟作为输入，而产生频率为参考时钟频率的倍数的PLL时钟输出。此PLL时钟即被作为时钟数据恢复的参考时钟，而用以产生重新计时(retimed)的数据流。上述时钟数据恢复时所产生的时钟输出是基于所接收输入数据流的基本频率而产生。此外，上述的PLL时钟也可作为时钟信号源，而用以发送数据流(原本没有伴随时钟信号)。

上述PLL时钟的参考频率的准确性(accuracy)在串行数据传输(serial datatransmission)中是相当重要的，且仅能容许相当小的频率误差。详言之，此频率误差必需满足给定标准的规格，一般为可允许的最大误码率(Bit ErrorRate，BER)。例如，在通用串行总线(Universal Serial Bus，USB)2.0的高速模式(High-Speed Mode，HS Mode)中，所需的PLL时钟频率的精确度为接收(RX)数据流的基本频率的正负500ppm。虽然商用的石英装置可产生频率误差低于正负100ppm的时钟信号，而可作为理想的时钟信号源，但这种石英装置的价格昂贵，且会占据较大的电路板空间。

发明内容

本发明提供一种产生参考时钟信号的方法及数据收发系统，可产生频率精准的参考时钟信号，而用以收发数据。

本发明提出一种产生参考时钟信号的数据收发系统，其包括压控振荡器、锁相环单元及数据接收器。其中，压控振荡器是用以产生参考时钟信号。锁相环单元是连接压控振荡器，而用以增加参考时钟信号的时钟频率，以产生锁相环时钟信号。数据接收器是连接锁相环单元及压控振荡器，用以接收输入数据流与锁相环时钟信号，并将锁相环时钟信号与此输入数据流的时钟信号比较，以输出电压调整信号至压控振荡器，其中压控振荡器是根据电压调整信号调整所产生的参考时钟信号的时钟频率，以将锁相环单元产生的锁相环时钟信号的时钟频率锁定至输入数据流的时钟信号的基本频率。

在本发明的一实施例中，上述的数据接收器包括频率检测器及锁频控制器。其中，频率检测器是用以接收输入数据流，并将锁相环时钟信号的时钟频率与输入数据流的时钟信号的基本频率比较，以产生频率调整信号。锁频控制器是用以接收频率调整信号及锁相环时钟信号，以产生电压调整信号。

在本发明的一实施例中，上述的频率检测器是在输入数据流的时钟信号的基本频率大于锁相环时钟信号的时钟频率时，输出逻辑高的频率调整信号；而在输入数据流的时钟信号的基本频率小于锁相环时钟信号的时钟频率时，输出逻辑低的频率调整信号。

在本发明的一实施例中，上述的锁频控制器是在接收到逻辑高的频率调整信号时，调高电压调整信号的数值，以控制压控振荡器提高参考时钟信号的时钟频率；而在接收到逻辑低的频率调整信号时，调低电压调整信号的数值，以控制压控振荡器降低参考时钟信号的时钟频率。

在本发明的一实施例中，上述的数据接收器包括时钟数据恢复电路、起始帧解码器及锁频控制器。其中，时钟数据恢复电路是用以接收输入数据流及锁相环时钟信号，并使用此锁相环时钟信号作为参考时钟，以将所接收的输入数据流为重新计时数据流。起始帧解码器是用以找出重新计时数据流的多个帧中每一个帧的起始帧，以产生一个起始帧信号。锁频控制器是用以接收起始帧解码器所产生的这些起始帧信号及锁相环时钟信号，并利用锁相环时钟信号对这些起始帧信号进行计数，以产生电压调整信号。

在本发明的一实施例中，上述的锁频控制器包括将所计数的起始帧信号的数目与标准值比较，而在此数目小于标准值时，调高电压调整信号的数值，以控制压控振荡器提高参考时钟信号的时钟频率；反之，在此数目大于标准值时，调低电压调整信号的数值，以控制压控振荡器降低参考时钟信号的时钟频率。