[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

公共延迟电路，被配置为响应于延迟控制码将输入信号延迟以输出第一延迟输入信号和第二延迟输入信号；

第一延迟电路，被配置为响应于所述延迟控制码将所述第一延迟输入信号延迟并输出第一输出信号；以及

第二延迟电路，被配置为响应于所述延迟控制码将所述第二延迟输入信号延迟并输出第二输出信号。

2.如权利要求1所述的半导体器件，还包括：

相位混合器，被配置为将所述第一输出信号的相位与所述第二输出信号的相位进行混合。

3.如权利要求1所述的半导体器件，其中，所述延迟控制码包括：

公共延迟控制码，用于控制所述公共延迟电路的操作；

第一延迟控制码，用于控制所述第一延迟电路的操作；以及

第二延迟控制码，用于控制所述第二延迟电路的操作。

4.如权利要求3所述的半导体器件，其中，所述公共延迟控制码的值等于所述第一延迟控制码的值和所述第二延迟控制码的值，或者所述公共延迟控制码的值等于所述第一延迟控制码的值并且比所述第二延迟控制码的值大。

5.如权利要求3所述的半导体器件，其中，当所述公共延迟控制码具有初始值时，所述公共延迟电路将所述输入信号无延迟地输出，而当所述公共延迟控制码具有用于以多个延迟单位进行延迟的非初始值时，所述公共延迟电路将所述输入信号延迟。

6.如权利要求5所述的半导体器件，其中，当所述第一延迟控制码具有初始值时，所述第一延迟电路使所述输入信号延迟一个延迟单位，而当所述第一延迟控制码具有非初始值时，所述第一延迟电路使从所述公共延迟电路传送的所述输入信号延迟多个延迟单位。

7.如权利要求6所述的半导体器件，其中，当所述第二延迟控制码具有初始值时，所述第二延迟电路使所述输入信号延迟两个延迟单位，而当所述第二延迟控制码具有非初始值时，所述第二延迟电路使从所述公共延迟电路传送的所述输入信号延迟多个延迟单位。

8.一种半导体器件，包括：

输入延迟电路，被配置为通过公共延迟路径将输入信号延迟来产生第一延迟信号，并通过附加延迟路径将所述第一延迟信号延迟来产生第二延迟信号，所述公共延迟路径的长度是响应于延迟控制码而确定的，所述附加延迟路径的长度是响应于所述延迟控制码而确定的；

第一输出延迟电路，被配置为通过第一延迟路径将第一延迟信号延迟并将延迟的第一延迟信号输出，所述第一延迟路径的长度是响应于所述延迟控制码而确定的；以及

第二输出延迟电路，被配置为通过第二延迟路径将第一延迟信号或第二延迟信号延迟并且将延迟的第一延迟信号或延迟的第二延迟信号输出，所述第二延迟路径的长度是响应于所述该延迟控制码而确定的。

9.如权利要求8所述的半导体器件，还包括：

相位混合器，被配置为将从所述第一输出延迟电路输出的输出信号的相位与从所述第二延迟电路输出的输出信号的相位进行混合。

10.如权利要求8所述的半导体器件，其中，所述延迟控制码包括：

输入延迟控制码，用于控制所述输入延迟电路的操作；

第一延迟控制码，用于控制所述第一输出延迟电路的操作；以及

第二延迟控制码，用于控制所述第二输出延迟电路的操作。

11.如权利要求10所述的半导体器件，其中，所述输入延迟控制码的值等于所述第一延迟控制码的值而比所述第二延迟控制码的值大一个单位，或者所述输入延迟控制码的值比所述第一延迟控制码的值和所述第二延迟控制码的值大一个单位。

12.如权利要求11所述的半导体器件，其中，当所述输入延迟控制码具有初始值时，所述公共延迟路径具有设定成“0”的长度，而所述公共延迟路径具有随着所述输入延迟控制码的值递增一个单位而增加一个延迟单位的长度。

13.如权利要求12所述的半导体器件，其中，当所述输入延迟控制码的值等于所述第一延迟控制码的值而比所述第二延迟控制码的值大一个单位时，所述附加延迟路径具有设定成“0”的长度，而当所述输入延迟控制码的值比所述第一延迟控制码的值和所述第二延迟控制码的值大一个单位时，所述附加延迟路径的长度被设定成对应于一个延迟单位的长度。