[发明专利]一种条码解码芯片

说明书

【技术领域】

本发明涉及一种条码解码芯片，特别涉及一种支持图像并行处理的条码解码芯片。

【背景技术】

条码技术是在计算机技术与信息技术基础上发展起来的一门容编码、印刷、识别、数据采集和处理于一身的新兴技术。条码技术由于其识别快速、准确、可靠以及成本低等优点，被广泛应用于商业、图书管理、仓储、邮电、交通和工业控制等领域，并且势必在逐渐兴起的“物联网”应用中发挥重大的作用。

目前被广泛使用的条码包括一维条码及二维条码。一维条码又称线形条码是由平行排列的多个″条″和″空″单元组成，条形码信息靠条和空的不同宽度和位置来表达。一维条码只是在一个方向(一般是水平方向)表达信息，而在垂直方向则不表达任何信息，因此信息容量及空间利用率较低，并且在条码损坏后即无法识别。

二维条码是由按一定规律在二维方向上分布的黑白相间的特定几何图形组成，其可以在二维方向上表达信息，因此信息容量及空间利用率较低，并具有一定的校验功能。二维条码可以分为堆叠式二维条码和矩阵式二维条码。堆叠式二维条码是由多行短截的一维条码堆叠而成，代表性的堆叠式二维条码包括PDF417、Code 49、Code 16K等。矩阵式二维条码是由按预定规则分布于矩阵中的黑、白模块组成，代表性的矩阵式二维条码包括Codeone、Aztec、Date MatriX、QR码等。

目前，对条码图像的解码过程基本都是采用串行方式进行。例如，在对未知码制的条码图像进行识别，尤其是一维条码图像，在进行识别的时候，一般将扫描结果存储到一个存储单元，然后将存储单元中的信息由各种不同码制的识别方法依次识别。在一个码制的识别方法没有识别完成时，其余码制的识别方法处于空闲。这样，就造成了时间上的浪费，降低了解码的速度。

【发明内容】

为了解决以上问题，本发明提供了一种支持条码图像并行处理的条码解码芯片，由此提高条码图像的识别速度。

本发明提供了一种条码解码芯片，该条码解码芯片包括：数据存储器，用于存储条码图像；至少两个条码运算逻辑，用于对数据存储器内存储的条码图像进行并行处理；选通逻辑门，设置于数据存储器与至少两个条码运算逻辑之间，使至少两个条码运算逻辑依次调用数据存储器中的条码图像。

根据本发明一优选实施例，至少两个条码运算逻辑为对应于不同识别规则的识别单元。

根据本发明一优选实施例，条码解码芯片进一步包括状态机，用于控制至少两个条码运算逻辑的工作状态。

根据本发明一优选实施例，状态机进一步控制选通逻辑门选择性连通数据存储器与对应的条码运算逻辑。

根据本发明一优选实施例，选通逻辑门包括一输入端口、多个输出端口以及至少一控制端口，选通逻辑门的输入端口连接数据存储器的输出端口，选通逻辑门的多个输出端口分别连接对应的条码运算逻辑的输入端口，选通逻辑门的控制端口连接状态机，以在状态机的控制下选择性连通选通逻辑门的输入端口与选通逻辑门的对应输出端口。

根据本发明一优选实施例，当条码图像传输到数据存储器之后，数据存储器发送状态指令到状态机。

根据本发明一优选实施例，状态机接收到状态指令后，状态机控制选通逻辑门选择性接通数据存储器与对应的条码运算逻辑，使对应的条码运算逻辑调用数据存储器中的条码图像。

根据本发明一优选实施例，当至少两个条码运算逻辑中的一个条码运算逻辑正确识别出条码信息时，则对后续条码图像进行识别时，状态机会控制一个条码运算逻辑优先调用后续条码图像。

根据本发明一优选实施例，条码图像为数据存储器所存储的条码图像片段。

根据本发明一优选实施例，每一至少两个条码运算逻辑包括对应于同一条码识别规则的不同识别步骤的多个处理单元。

通过上述方法，实现了条码图像识别过程的并行，由此提高了条码图像的识别速度。

【附图说明】

图1为本发明第一实施例的示意框图。

图2为本发明第二实施例的示意框图。

图3为本发明第三实施例的示意框图。

图4为本发明第四实施例的示意框图。

图5为本发明第五实施例的示意框图。

图6为实现本发明第一至第五实施例的硬件逻辑架构的示意框图。

图7为图6所示的硬件逻辑架构中的数据管理系统的示意框图。

图8为实现本发明第一至第五实施例的软件架构的示意框图。

图9为图8所示的软件架构的第一工作状态。

图10为图8所示的软件架构的第二工作状态。

【具体实施方式】

下面结合附图和实施例对本发明进行详细说明。