[发明专利]制造功率半导体器件的方法

权利要求书

1.一种制造功率半导体器件的方法，包括：

提供一衬底，该衬底具有一原始表面与一背面；

经由一第一掩模对该衬底进行蚀刻，以形成一第一沟槽及至少一第二沟槽，其中，该第一沟槽的宽度大于该至少一第二沟槽的宽度；

于该衬底上全面形成一栅极绝缘层，覆盖该原始表面、及该第一沟槽与该至少一第二沟槽的侧壁及底面；

进行一第一沉积工艺，以于该栅极绝缘层上全面形成一第一栅极材料层，其中该第一沟槽未被该第一栅极材料层填满；

进行一各向同性或各向异性回蚀刻工艺，以将位于该第一沟槽内及该衬底原始表面上方的该第一栅极材料层移除；

全面进行一倾角离子注入工艺，以于该衬底的表层中形成一第一掺杂物层，该衬底的表层包括该衬底位于原始表面的表层及位于该第一沟槽的侧壁与底面位置的表层；

进行一第二沉积工艺，以于该衬底上全面形成一第二栅极材料层，其中该第一栅极材料层与该第二栅极材料层合而为一栅极材料层，该栅极材料层填满该第一沟槽及该至少一第二沟槽，并且覆盖该衬底原始表面上的该栅极绝缘层；

进行一各向异性回蚀刻工艺，以部分移除该栅极材料层，以露出位于该衬底原始表面上的该栅极绝缘层；

全面进行一第一离子注入工艺，以于该衬底原始表面的表层中形成一第二掺杂物层；以及

进行一驱入工艺，以将该第一掺杂物层及该第二掺杂物层的掺杂物往该衬底的更深层延伸分布，以于该衬底中形成一基体及形成一围绕该第一沟槽底部并与该基体相邻的底部轻掺杂层。

2.如权利要求1所述的方法，其特征在于该第一掺杂物层包括p型掺杂物。

3.如权利要求1所述的方法，其特征在于该第二掺杂物层包括p型掺杂物。

4.如权利要求1所述的方法，其特征在于该栅极材料层包括经掺杂的多晶硅。

5.如权利要求1所述的方法，其特征在于该衬底包括一半导体芯片基材及一形成于该半导体芯片基材上的半导体层。

6.如权利要求5所述的方法，其特征在于该半导体层包括一n型轻掺杂外延层。

7.如权利要求5所述的方法，其特征在于该半导体芯片基材包括一n型重掺杂区。

8.如权利要求1所述的方法，其特征在于该基体是一p型基体。

9.如权利要求1所述的方法，其特征在于该底部轻掺杂层为一p型轻掺杂层。

10.如请求项1所述的方法，其特征在于，还经由一第二掩模进行一第二离子注入，而于该基体上形成至少一源极区。

11.如权利要求10所述的方法，其特征在于，该基体包括至少一接触插塞预定区域，及还经由一第三掩模进行一第三离子注入，于该至少一接触插塞预定区域形成一重掺杂区。

12.如权利要求11所述的方法，其特征在于，还于该衬底上方全面形成一层间介电层，形成至少一通过该至少一源极区与该层间介电层的源极接触插塞，形成一通过该层间介电层的栅极接触插塞，及于该层间介电层上形成至少一源极金属层及一栅极金属层，其中，该至少一源极接触插塞电连接于该至少一重掺杂区与该至少一源极金属层，及该栅极接触插塞电连接于该第一沟槽中的该栅极材料层与该栅极金属层。

13.如权利要求10所述的方法，其特征在于，还于该衬底的该背面形成一漏极金属层。