[发明专利]片上网络的拓扑结构和映射优化方法

说明书

技术领域

本发明涉及基于布图规划技术的一般性2D拓扑结构，特别涉及片上网络(NoC，Network-on-Chip)的拓扑结构和映射优化方法。

背景技术

随着集成电路的制造技术的不停发展，单个硅片上可以容纳的晶体管数目越来越多，已经达到了数十亿门级，这意味着单个芯片中可集成越来越多的IP核。传统的总线结构无法适应数十个乃至上百个IP核的通信要求。此时片上网络作为在单一芯片上实现的基于网络通讯的多处理系统，很好地解决总线结构带来的问题(参见文献1-4)，其将计算机网络技术应用到芯片设计中来，得到了优于总线结构的结果。

然而，现有的NoC设计(参见文献5-8)中，映射问题和拓扑结构一直未能实现优化，劣化的映射影响在相应拓扑结构上的最终位置，同时，规则的拓扑结构造成芯片面积很大的浪费，在此基础上，现有的NoC设计功耗较大。

因此，有必要提供一种改进的片上网络的拓扑结构和映射优化方法

上述提到的相关文献：

[1]Kumar S，Jantsch A，Soininen J P，et al.A network on chip architecture anddesign methodology[C]，Proceedings of the IEEE Computer Society AnnualSymposium on VLSI，Pittsburgh，2002.105-112

[2]Dally W J，Towles B.Route packets，not wires：on-chip interconnectionnetworks[C]，Proceedings of Design Automation Conference，Las Vegas，Nevada，2001，684-689

[3]张磊、李华伟、李晓维。用于片上网络的容错通信算法[J]，计算机辅助设计与图形学学报，2007，19(4).508-514

[4]周干民、高明伦。NoC基础研究[D].合肥：合肥工业大学

[5]Chae-Eun Rhee，Han-You Jeong，Soonhoi Ha.Many-to-many core-switch mapping in 2-D mesh NoC architecturs[C]，ICCD 2004，San Jose，CA，2004.438-443.

[6]Srinivasan Murali，Giovanni De Micheli.Bandwidth-constrained mappingof cores onto NoC architectures[C]，Proceedings of Design，Automation and Test inEurope Conference and Exhibition(DATE 04).France：Paris，2004，896-901.

[7]Jingcao Hu，Radu Marculescu.Energy-and performance-aware mapping forregular NoC architectures[J]，IEEE Transactions on CAD of IC and Systems，2005，24(4)，551-562.

[8]古海云、李长文、孙姝.不规则2D Mesh NoC映射算法研究[J].微电子学与计算机.2008，25(7).56-60

发明内容

本发明的目的是提供一种片上网络的拓扑结构和映射优化方法，能优化网络结构和映射，减小功耗。

为了实现上述目的，本发明提供了一种片上网络的拓扑结构和映射优化方法，包括如下步骤：对布局中的每一个模块，从每个模块的右上角的顶点出发，优先向上绘制，再向右绘制，一直绘制到布图的右上角；从每个模块的左下角的顶点出发，优先向下绘制，再向左绘制，一直绘制到布图的左下角；基于布局的左下角到右上角的直线与第一折线相交的顺序，给布局中的所有模块编号；对布局中的编号模块，从每个模块的左上角的顶点出发，优先向上绘制，再向左绘制，一直绘制到布图的左上角；从每个模块的右下角的顶点出发，优先向下绘制，再向右绘制，一直绘制到布图的左下角；基于布局的左上角到右下角的直线与第二折线相交的顺序，获取优化拓扑结构的单序列；根据单序列与模块集合的映射关系，获取优化映射的名称序列。

在本发明的一个实施例中，所述方法还包括步骤：将单序列解码成水平关系图和垂直关系图，并将水平关系图和垂直关系图细分为上下左右共四个邻接关系图。