[发明专利]形成半导体器件的精细图案的方法

说明书

技术领域

本发明涉及形成半导体器件的精细图案的方法，更具体地说，涉及包括间隔物图案化工序在内的形成半导体器件的精细图案的方法。

背景技术

最近，随着半导体器件的集成度增加，芯片总面积与存储容量的增加成比例地增加，但是实际形成有存储单元(cell，又称为晶胞)密集图案的单元区域的面积减小了。为了获得存储器件的期望容量，必须在有限的单元区域内形成更多图案。因此，图案的临界尺寸逐渐减小并且图案变得更加精细。为了形成具有上述精细临界尺寸的图案，需要开发光刻工序。

在基板上涂覆光阻剂(photoresist，又称为光刻胶或光致抗蚀剂)，利用波长为例如365nm、248nm、193nm和153nm的光源并利用限定有精细图案的曝光掩模对光阻剂执行曝光工序，然后执行显影工序，通过上述步骤而利用光刻工序来形成限定精细图案的光阻剂图案。

这种光刻工序的分辨率R由公式R＝k1×λ/NA来确定，其中“λ”是光源的波长，“NA”是数值孔径(numerical aperture)，并且“k1”表示工序常数。因为工序常数具有物理极限，所以难以以普通的方式减小工序常数的值。因此，必须开发对短波长光源具有高反应性的新光阻剂材料、以及使用短波长的曝光装置。这使得难以形成临界尺寸等于或小于短波长的精细图案。

出于上述原因，开发了一种双重图案化技术(double patterningtechnology)(在下文中称为“DPT”)，该技术在不改变曝光装置或曝光条件的情况下通过使用同一曝光掩模执行两次曝光工序(双重曝光)来形成精细图案。此外，已经开发并研究出与DPT类似但是不需要双重曝光工序也不需要双重图案化工序的间隔物图案化技术(spacer patterning technology)(在下文中称为“SPT”)。

图1是示出传统DPT的示意图。在图1的左侧示出正型DPT，并且在图1的右侧示出负型DPT。

首先参考图1的左侧，在半导体基板110上依次形成非晶碳层120、第二硬掩模层130和第一硬掩模层140。在第一硬掩模层140上形成线距(line and space)型第一光阻剂图案152。在第一光阻剂图案152中，线距的临界尺寸比优选地为1∶3。

接下来，使用第一光阻剂图案152作为掩模来蚀刻第一硬掩模层140，从而形成线距型第一硬掩模图案142。利用光刻工序在第一硬掩模图案142之间形成线距型第二光阻剂图案156。使用第一硬掩模图案142和第二光阻剂图案156作为掩模来蚀刻第二硬掩模层130，从而形成第二硬掩模图案132。

此处，第二硬掩模图案132形成为线距型图案，该图案的线距的临界尺寸比是1∶1。这样，可以在相同的曝光装置和条件下得到如下的第二硬掩模图案132，其中每个第二硬掩模图案132的临界尺寸为第一光阻剂图案152的临界尺寸的一半。

在图1的右侧示出的负型DPT也可以具有与正型DPT相同的效果。除了第一光阻剂图案154和第二光阻剂图案158中的线距的临界尺寸比是3∶1之外，负型DPT与正型DPT完全相同，并且省略其详细描述。

图2是示出传统间隔物图案化工序的示意图。在图2的左侧示出正型间隔物图案化工序，并且在图2的右侧示出负型间隔物图案化工序。

首先参考图2的左侧，在半导体基板210上依次形成非晶碳层220、第二硬掩模层230和第一硬掩模层240。在第一硬掩模层240上形成线距型第一光阻剂图案252。第一光阻剂图案252的线距的临界尺寸比优选地为1∶3。

接下来，使用第一光阻剂图案252作为掩模来蚀刻第一硬掩模层240，从而形成线距型第一硬掩模图案242。在各个第一硬掩模图案242的侧壁上形成宽度与第一硬掩模图案242的宽度相同的间隔物262。然后移除第一硬掩模图案242。使用保留的间隔物262作为掩模来蚀刻第二硬掩模层230，从而形成第二硬掩模图案232。

此处，第二硬掩模图案232形成为线距型图案，该图案的线距的临界尺寸比是1∶1。这样，可以在相同的曝光装置和条件下得到如下的第二硬掩模图案232，其中，每个第二硬掩模图案232的临界尺寸为第一光阻剂图案252的临界尺寸的一半。