[发明专利]FSK解调装置

说明书

技术领域

本发明涉及互补金属氧化物半导体(Complementary Metal OxideSemiconductor，以下简称COMS)电路设计技术领域，特别涉及一种频移键控(Frequency Shift Keying，以下简称FSK)解调装置。

背景技术

在现代通信系统中，FSK是一种应用广泛的调制方式，具有实现简单、功耗低、传输距离远等优点。

对于FSK解调方案，现有技术一采用锁相环进行解调，例如，采用双反馈锁相环的方法来获取高精度和大的调谐范围。但结构复杂，功耗大、成本高。现有技术二采用双路混频的方法进行解调，但没有给出电阻-电容(Resistor-Capacitor，以下简称RC)时间常数的校正方法，而且数据判决部分结构复杂，功耗较大。现有技术三采用基于延迟锁定环(Delay-Locked Loop，以下简称DLL)的解调器，同样具有结构复杂的缺点。现有技术四采用过零比较器的方法进行解调，后续的直流偏移消除电路过于复杂。现有技术五采用离散时间的解调方案，不需要专门设计直流偏移抵消电路，但时序复杂，成本高，可靠性差。针对数据判决电路，现有技术六采用Gm-C微分器和迟滞比较器组合的方法来消除直流偏移，但Gm-C微分器设计困难，调谐难以实现，成本高。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是提供一种FSK调解器，以解决现有FSK解调器结构复杂，功耗大，成本高等缺陷。

(二)技术方案

为此，本发明提供的一种FSK解调装置，包括：

有源RC结构的解调器，所述解调器的正交差分输入端与所述FSK解调装置的正交差分输入端相连接，所述解调器的偏置电压输入端与FSK解调装置的第一偏置电压输入端相连接；

有源RC结构的低通滤波器，所述低通滤波器的差分输入端与所述解调器的差分输出端相连接；

微分器，所述微分器的差分输入端与所述低通滤波器的差分输出端相连接；

迟滞比较器，所述迟滞比较器的差分输入端与所述微分器的差分输出端相连接，所述迟滞比较器的偏置电压输入端与所述FSK解调装置的第二偏置电压输入端相连接，所述迟滞比较器的输出端与所述FSK解调装置的输出端相连接。

其中，

所述解调器包括：

两个微分乘法器，第一微分乘法器的I路同相输入端、第二微分乘法器的Q路同相输入端与所述解调器的I路同相输入端相连接，所述第一微分乘法器的Q路同相输入端、第二微分乘法器的I路反相输入端与所述解调器的Q路同相输入端相连接，所述第一微分乘法器的I路反相输入端、第二微分乘法器的Q路反相输入端与所述解调器的I路反相输入端相连接，所述第一微分乘法器的Q路反相输入端、第二微分乘法器的I路同相输入端与所述解调器的Q路反相输入端相连接；所述第一微分乘法器的同相输出端、第二微分乘法器的同相输出端与所述解调器的同相输出端相连接，所述第一微分乘法器的反相输出端、第二微分乘法器的反相输出端与所述解调器的反相输出端相连接，所述第一微分乘法器的控制字输入端、第二微分乘法器的控制字输入端与所述解调器的控制字输入端相连接；

负载电路，所述负载电路的双向端口的同相端与所述解调器的同相输出端相连接，所述负载电路的双向端口的反相端与所述解调器的反相输出端相连接；所述负载电路的偏置电压输入端、第一微分乘法器的偏置电压输入端、第二微分乘法器的偏置电压输入端与所述解调器的偏置电压输入端相连接。

所述微分乘法器包括：

八个PMOS管，第一PMOS管的源极、第二PMOS管的源极与电源相连接，所述第一PMOS管的栅极与第三PMOS管的栅极相连接，所述第二PMOS管的栅极与第四PMOS管的栅极相连接，所述第三PMOS管的源极、第四PMOS管的源极与电源相连接，第五PMOS管的源极、第六PMOS管的源极与所述第三PMOS管的漏极相连接，第七PMOS管的源极、第八PMOS管的源极与所述第四PMOS管的漏极相连接，所述第五PMOS管的栅极、第八PMOS管的栅极与所述微分乘法器的Q路同相输入端相连接，所述第六PMOS管的栅极、第七PMOS管的栅极与所述微分乘法器的I路反相输入端相连接，所述第六PMOS管的漏极、第八PMOS管的漏极与所述微分乘法器的同相输出端相连接，所述第五PMOS管的漏极、第七PMOS管的漏极与所述微分乘法器的反相输出端相连接；