[发明专利]FSK解调装置

权利要求书

1.一种FSK解调装置，其特征在于，包括：

有源RC结构的解调器，所述解调器的正交差分输入端与所述FSK解调装置的正交差分输入端相连接，所述解调器的偏置电压输入端与FSK解调装置的第一偏置电压输入端相连接；

有源RC结构的低通滤波器，所述低通滤波器的差分输入端与所述解调器的差分输出端相连接；

微分器，所述微分器的差分输入端与所述低通滤波器的差分输出端相连接；

迟滞比较器，所述迟滞比较器的差分输入端与所述微分器的差分输出端相连接，所述迟滞比较器的偏置电压输入端与所述FSK解调装置的第二偏置电压输入端相连接，所述迟滞比较器的输出端与所述FSK解调装置的输出端相连接。

2.如权利要求1所述的FSK解调装置，其特征在于，所述解调器包括：

两个微分乘法器，第一微分乘法器的I路同相输入端、第二微分乘法器的Q路同相输入端与所述解调器的I路同相输入端相连接，所述第一微分乘法器的Q路同相输入端、第二微分乘法器的I路反相输入端与所述解调器的Q路同相输入端相连接，所述第一微分乘法器的I路反相输入端、第二微分乘法器的Q路反相输入端与所述解调器的I路反相输入端相连接，所述第一微分乘法器的Q路反相输入端、第二微分乘法器的I路同相输入端与所述解调器的Q路反相输入端相连接；所述第一微分乘法器的同相输出端、第二微分乘法器的同相输出端与所述解调器的同相输出端相连接，所述第一微分乘法器的反相输出端、第二微分乘法器的反相输出端与所述解调器的反相输出端相连接，所述第一微分乘法器的控制字输入端、第二微分乘法器的控制字输入端与所述解调器的控制字输入端相连接；

负载电路，所述负载电路的双向端口的同相端与所述解调器的同相输出端相连接，所述负载电路的双向端口的反相端与所述解调器的反相输出端相连接；所述负载电路的偏置电压输入端、第一微分乘法器的偏置电压输入端、第二微分乘法器的偏置电压输入端与所述解调器的偏置电压输入端相连接。

3.如权利要求2所述的FSK解调装置，其特征在于，所述微分乘法器包括：

八个PMOS管，第一PMOS管的源极、第二PMOS管的源极与电源相连接，所述第一PMOS管的栅极与第三PMOS管的栅极相连接，所述第二PMOS管的栅极与第四PMOS管的栅极相连接，所述第三PMOS管的源极、第四PMOS管的源极与电源相连接，第五PMOS管的源极、第六PMOS管的源极与所述第三PMOS管的漏极相连接，第七PMOS管的源极、第八PMOS管的源极与所述第四PMOS管的漏极相连接，所述第五PMOS管的栅极、第八PMOS管的栅极与所述微分乘法器的Q路同相输入端相连接，所述第六PMOS管的栅极、第七PMOS管的栅极与所述微分乘法器的I路反相输入端相连接，所述第六PMOS管的漏极、第八PMOS管的漏极与所述微分乘法器的同相输出端相连接，所述第五PMOS管的漏极、第七PMOS管的漏极与所述微分乘法器的反相输出端相连接；

两个NMOS管，第一NMOS管的漏极与所述第一PMOS管的漏极相连接，所述第一NMOS管的源极接地，第二NMOS管的漏极与所述第二PMOS管的漏极相连接，所述第二NMOS管的源极接地，所述第一NMOS管的栅极、第二NMOS管的栅极与所述微分乘法器的偏置电压输入端相连接；

两个数控可变电容阵列，第一数控可变电容阵列连接所述微分乘法器的I路同相输入端和第一PMOS管的漏极，第二数控可变电容阵列连接所述微分乘法器的Q路反相输入端和第二PMOS管的漏极，所述第一数控可变电容阵列的控制字输入端、第二数控可变电容阵列的控制字输入端与微分乘法器的控制字输入端相连接；

两个电阻阵列，第一电阻阵列连接所述微分乘法器的Q路同相输入端和第一PMOS管的漏极，第二电阻阵列连接所述微分乘法器的I路反相输入端和第二PMOS管的漏极；

一个运算放大器，所述运算放大器的反相输入端与第一PMOS管的漏极相连接，所述运算放大器的同相输入端与第二PMOS管的漏极相连接，所述运算放大器的同相输出端与第一PMOS管的栅极相连接，所述运算放大器的反相输出端与第二PMOS管的栅极相连接。