[发明专利]低电压静态分频器集成电路芯片

说明书

技术领域

本发明涉及一种静态分频器集成电路芯片，特别是应用在高速低功耗通信系统中的一种新型低电压静态分频器集成电路芯片。

背景技术

目前，在无线通信系统及光纤通信系统中，分频器是必不可少的部分。在无线通信系统中，作为频率综合器的一部分，为系统提供精确的振荡频率。在光纤通信系统中，作为分接器及复接器的重要组成部分，将传输的数据进行速率转换。随着集成电路工艺的改进，静态分频器的工作频带以及工作频率上限都不断提高，已达到数千兆赫兹(GHz)，功耗也降低到了毫瓦(mW)级，从而越来越多的应用在通信系统中。而二分频器是各种静态分频器的核心部分，下面我们针对静态二分频的各种结构分析其功耗和工作速率等主要特性。

传统的静态二分频器是由两个D型边沿触发器构成的主从式结构。每一个触发器由传输和锁存两个部分组成，每个部分均采用共源结构的时钟开关，由N型金属-氧化物-半导体场效应晶体管(NMOS)及电阻构成。通过两个互补的输入信号，控制两个D型触发器分别工作在传输及锁存状态，使输出信号的频率为输入信号的一半，达到二分频功能。

当提供较高的电源电压时，电路可以工作在较高的频率，但是由于其折叠式的电路结构，需要的电压余度较大，所以必须保持较高的电源电压。如在文献Jingfeng Ding，Zhigong Wang，YinGHua Qiu，Gui Wang，En Zhu，“5GHz 0.25-μmCMOS Static Frequency Divider”，Microwave Conference Proceedings，2005.APMC2005.Asia-Pacific Conference Proceedings，Volume：2，page(s)：3，Dec.2005.(参考文献[1])中，采用传统的静态二分频器结构，利用0.25微米的互补型金属-氧化物-半导体场效应晶体管(CMOS)工艺，电源的电压为2.5伏，其集成电路的最高工作频率为7GHz，功耗为5mW。

通过改进分频器电路中的负载结构，可以提高电路工作的速度，目前主要有两种负载结构。

一种是将分频器的纯电阻负载更改为由P型金属-氧化物-半导体场效应晶体管(PMOS)构成的阻值可以变化的动态负载。通过将时钟信号接到负载PMOS管的栅极，当D型触发器工作在传输状态时，负载PMOS管工作在导通状态，阻值最小，提高电路工作速度；当D型触发器工作在锁存状态时，负载PMOS管工作在截止状态，阻值最大，提高了输出幅度。如文献H.M.Wang，″A 1.8V 3mW16.8GHz frequency divider in 0.25μm CMOS，″IEEE International Solid-StateCircuits Conference，pp.196-197，Feb.2000.(参考文献[2])中，采用动态负载结构的静态二分频器，利用0.25μm的CMOS工艺，电源的电压为1.8V，最高工作频率为16.8GHz，功耗为3mW。这种结构保持了较低的电源电压，同时工作速率也有一定的提高。

另一种是将单个电阻负载更改为多个电阻的分布式负载。如文献Tai-ChengLee，Hua-Chin Lee，Keng-Jan Hsiao，Yen-Chuan Huang and Guan-Jun Chen，“A40-GHz Distributed-Load Static Frequency Divider”.Asian Solid-State CircuitsConference，pp.205-208，Nov.2005.(参考文献[3])中，采用分布式负载结构，利用0.13μm的CMOS工艺，电源的电压为2V，最高工作频率为40GHz，功耗为10mW。同参考文献2比较，这种结构的工作频率有了很大的提高，但是其缺点是需要很高的电源电压，功耗也比较大。