[发明专利]低电压静态分频器集成电路芯片

权利要求书

1.一种低电压静态分频器集成电路芯片，其特征在于，其电路结构采用“动态负载”和“全共栅结构时钟开关”。

2.按照权利要求项1所述的低电压静态分频器集成电路芯片，其特征在于，该低电压静态分频器包括如下四个主要部分，

第一部分：四个P型金属-氧化物-半导体场效应晶体管(PMOS)管M₅，M₆，M₇，M₈；

第二部分：四个N型金属-氧化物-半导体场效应晶体管(NMOS)管，包括M₁，M₂，M₃，M₄；

第三部分：四个NMOS晶体管，包括M₉，M₁₀，M₁₁，M₁₂；

第四部分：四个NMOS晶体管，包括M₁₃，M₁₄，M₁₅，M₁₆。

3.按照权利要求项2所述的低电压静态分频器集成电路芯片，其特征在于，第一部分包括的PMOS管M₅，M₆，M₇，M₈，用于构成动态负载，随触发器不同的工作状态改变负载阻值。

4.按照权利要求项2所述，第二部分包括NMOS管M₁，M₂，M₃，M₄，用于构成信号传输部分，实现信号在触发器内的传输。

5.按照权利要求项2所述的低电压静态分频器集成电路芯片，其特征在于，第三部分为锁存部分，包括NMOS管M₉，M₁₀，M₁₁，M₁₂，其中M₉，M₁₀和M₁₁，M₁₂分别构成交叉耦合的负阻结构，完成触发器的锁存功能。

6.按照权利要求项2所述的低电压静态分频器集成电路芯片，其特征在于，第四部分包括NMOS管M₁₃，M₁₄，M₁₅，M₁₆，用于构成共栅结构的开关，控制主从触发器不同的工作状态。

7.按照权利要求项3所述的低电压静态分频器集成电路芯片，其特征在于，利用动态负载提高工作频率，以及提高输出幅度。

8.按照权利要求项6所述的低电压静态分频器集成电路芯片，其特征在于，采用全共栅结构时钟开关结构，降低电源的工作电压。