[发明专利]高速内存系统

权利要求书

1.一种高速内存系统，其特征在于，该高速内存系统包含有：

复数个内存装置；以及

一内存控制器，耦接于该复数个内存装置，用来根据一频率，以分时方式依序轮流对该复数个内存进行存取控制。

2.如请求项1所述的高速内存系统，其特征在于，该高速内存系统另包含：

复数个控制总线，分别耦接于该内存控制器与该复数个内存装置之间，用来传输复数个控制信号；以及

复数个数据总线，分别耦接于该内存控制器与该复数个内存装置之间，用来传输复数个数据信号；

其中该内存控制器根据该频率，产生该复数个控制信号，并分别通过该复数个控制总线传送至该复数个内存装置，以控制对该复数个内存装置的存取。

3.如请求项2所述的高速内存系统，其特征在于，该高速内存系统另包含：

一系统控制总线，耦接于该内存控制器，用来传输一系统控制信号至该内存控制器，使该内存控制器据以控制对该复数个内存的存取；以及

一系统数据总线，耦接于该内存控制器，用来传输数据信号。

4.如请求项3所述的高速内存系统，其特征在于每一该复数个控制总线与该系统控制总线的总线宽度大小相同。

5.如请求项3所述的高速内存系统，其特征在于每一该复数个数据总线与该系统数据总线的总线宽度大小相同。

6.如请求项1所述的高速内存系统，其特征在于该内存控制器根据该频率，依一特定次序，轮流分配一特定时间予每一该复数个内存装置，以对每一该复数个内存装置进行读取或写入控制程序。

7.如请求项1所述的高速内存系统，其特征在于该复数个内存装置分别为一静态随机存取内存。

8.一种高速内存系统，其特征在于，该高速内存系统包含有：

复数个内存装置；

复数个缓冲器，分别耦接于该复数个内存装置，以及

一内存控制器，耦接于该复数个缓冲器，用来根据一频率，产生复数个控制信号至该复数个缓冲器，并以分时方式依序轮流对该复数个内存进行存取控制。

9.如请求项8所述的高速内存系统，其特征在于，该高速内存系统另包含：

复数个第一控制总线，分别耦接于该内存控制器与该复数个缓冲器之间；

复数个第二控制总线，分别耦接于该复数个缓冲器与该复数个内存装置之间；

复数个第一数据总线，分别耦接于该内存控制器与该复数个缓冲器之间；

以及

复数个第二数据总线，分别耦接于该复数个缓冲器与该复数个内存装置之间；

其中该内存控制器根据该频率，产生该复数个控制信号，并分别传送至该复数个内存装置，以控制对该复数个内存装置的存取。

10.如请求项9所述的高速内存系统，其特征在于，该高速内存系统另包含：

一系统控制总线，耦接于该内存控制器，用来传输一系统控制信号至该内存控制器，使该内存控制器据以控制对该复数个内存的存取；以及

一系统数据总线，耦接于该内存控制器，用来传输数据信号。

11.如请求项10所述的高速内存系统，其特征在于每一该复数个第一控制总线、每一该复数个第二控制总线与该系统控制总线的总线宽度大小相同。

12.如请求项10所述的高速内存系统，其特征在于每一该复数个第一数据总线、每一该复数个第二数据总线与该系统数据总线的总线宽度大小相同。

13.如请求项8所述的高速内存系统，其特征在于该复数个缓冲器分别为一先进先出缓冲器。

14.如请求项8所述的高速内存系统，其特征在于该内存控制器根据该频率，依一特定次序，轮流分配一特定时间予每一该复数个内存装置，以对每一该复数个内存装置进行读取或写入控制程序。

15.如请求项8所述的高速内存系统，其特征在于该复数个内存装置分别为一静态随机存取内存。