[发明专利]用于存储装置测试的LDPC码纠错能力调节

权利要求书

1.一种用于调节低密度奇偶校验纠错码的纠错能力的系统(10)，其特征在于，该系统包括：

解码器(12)，其适于解码数据，其中所述数据被利用所述低密度奇偶校验纠错码编码；以及

检测器(11)，其通信地耦接到所述解码器，并且适于在所述解码器解码之前估计所述数据中的比特值，其中所述检测器进一步适于基于比特值估计来改变比特值，以降低所述低密度奇偶校验纠错码的纠错能力。

2.如权利要求1所述的系统，其中所述检测器包括软输出维特比算法。

3.如权利要求1所述的系统，其中所述解码器和所述检测器被配置在盘驱动器(70)的读取模块(74)内，并且其中被降低的纠错能力与所述盘驱动器的制造处理过程中的扇区故障率相关联。

4.如权利要求1所述的系统，其中所述检测器进一步适于在所述比特值估计期间建立对数似然比。

5.如权利要求1所述的系统，其中所述解码器进一步适于响应于对所述数据的解码分析存储装置的扇区故障率。

6.如权利要求1所述的系统，其中所述检测器进一步适于估计所述数据中的预定的比特间隔上的比特值。

7.一种测试盘驱动器的方法(80)，其特征在于，所述方法包括：

以低密度奇偶校验码对数据编码(81)；

将编码的数据存储(82)在所述盘驱动器上；

从所述盘驱动器读取(83)所述编码的数据；

估计(84)所述编码的数据中的比特值；

基于比特值估计改变(85)所述编码的数据中的比特值中的一部分；以及

响应于对所述比特值的所述部分的改变，根据所述低密度奇偶校验码解码(86)所述编码的数据，以确定所述盘驱动器中的扇区故障率。

8.如权利要求7所述的方法，其中估计数据中的比特值包括：对所述数据中的重复数目的比特执行所述估计或者对所估计的比特执行软输出维特比算法以建立对数似然比。

9.如权利要求7所述的方法，其中改变数据中的所述比特值的一部分包括：降低所述低密度奇偶校验码的纠错能力，其中被降低的纠错能力与盘驱动器制造处理过程中的扇区故障率相关联。

10.一种适于测试盘驱动器(70)的系统(10)，其特征在于，所述系统包括：

写入模块(74)，其适于以低密度奇偶校验码编码数据以及将编码的数据写入到所述盘驱动器；以及

读取模块(74)，其适于从所述盘驱动器读取所述编码的数据、估计所述编码的数据中的比特值、以及基于所述比特值估计改变所述比特值中的一部分，其中所改变的比特值降低所述低密度奇偶校验码的纠错能力以确定所述盘驱动器的扇区故障率，

其中所述读取模块包括：

解码器(12)，其适于解码所述编码的数据；以及

检测器(11)，其通信地耦接到所述解码器并适于在所述解码器解码之前利用软输出维特比算法估计所述编码数据中的比特值。