[发明专利]用于在高速串行链路中使用的循环冗余码

权利要求书

1.一种级联互连存储器系统，包括：

存储器控制器；

存储器集线器设备；以及

下游链路，其与该存储器控制器和该存储器集线器设备通信，并且包括用于将多传送下游帧从该存储器控制器传输至该存储器集线器设备的至少十三个信号巷道，该下游帧的一部分包括用于检测该下游帧中的错误的下游循环冗余码(CRC)比特，该下游CRC比特能够检测巷道故障、传送故障以及多至五个比特随机错误中的任一个。

2.如权利要求1所述的级联互连存储器系统，其中该下游帧包括八个传送。

3.如权利要求1所述的级联互连存储器系统，其中该下游帧包括十二个传送。

4.如权利要求1所述的级联互连存储器系统，其中该下游帧包括十六个传送。

5.如权利要求1所述的级联互连存储器系统，其中该下游帧包括四传送的第一块，该第一块包括分别在传送0的信号巷道12-9中的下游CRC比特0-3、分别在传送1的信号巷道12-9中的下游CRC比特4-7、分别在传送2的信号巷道12-0中的下游CRC比特8-12、以及分别在传送3的信号巷道12-8中的下游CRC比特13-17。

6.如权利要求1所述的级联互连存储器系统，其中该存储器集线器设备响应于检测到错误，忽略该下游帧的所有内容，设置FIR比特，使该CRC中毒且将该中毒的CRC转发到该存储器控制器。

7.如权利要求6所述的级联互连存储器系统，其中该存储器集线器设备响应于检测到该错误，进一步启动错误恢复状态。

8.如权利要求1所述的级联互连存储器系统，还包括上游链路，该上游链路与该存储器控制器和该存储器集线器设备通信，并且包括用于将八传送上游帧从该存储器集线器设备传输至该存储器控制器的至少二十个信号巷道，该上游帧的一部分包括用于检测该上游帧中的错误的上游CRC比特，该上游CRC比特能够检测巷道故障、传送故障以及多至四个比特随机错误中的任一个。

9.如权利要求8所述的级联互连存储器系统，其中该上游帧包括分别在信号巷道0-7中的上游CRC比特8-15以及分别在信号巷道0-7中的上游CRC比特0-7。

10.如权利要求1所述的级联互连存储器系统，还包括：

第二集线器设备；以及

第二下游链路，其与该集线器设备和该第二集线器设备通信，并且包括用于将第二多传送下游帧从该集线器设备传输至该第二集线器设备的至少十三个信号巷道，该第二下游帧的一部分包括用于检测该第二下游帧中的错误的第二下游CRC比特，该第二下游CRC比特能够检测巷道故障、传送故障以及多至五个比特随机错误中的任一个。

11.如权利要求10所述的级联互连存储器系统，其中该第二多传送下游帧包括与该多传送下游帧相同的内容。

12.一种级联互连存储器系统，包括：

存储器控制器；

存储器集线器设备；以及

上游链路，其与该存储器控制器和该存储器集线器设备通信，并且包括用于将八传送上游帧从该存储器集线器设备传输至该存储器控制器的至少二十个信号巷道，该上游帧的一部分包括用于检测该上游帧中的错误的上游CRC比特，该上游CRC比特能够检测巷道故障以及多至四个比特随机错误中的任一个。

13.如权利要求12所述的级联互连存储器系统，其中该上游帧包括分别在信号巷道0-7中的上游CRC比特8-15和分别在信号巷道0-7中的上游CRC比特0-7。

14.如权利要求12所述的级联互连存储器系统，其中该存储器集线器设备响应于检测到错误，忽略该上游帧的所有内容，设置FIR比特，使该CRC中毒并且将该中毒的CRC转发到该存储器控制器。

15.如权利要求14所述的级联互连存储器系统，其中该存储器控制器响应于检测到该错误，进一步启动错误恢复状态。