[发明专利]降压开关稳压器

说明书

技术领域

本发明总的来说涉及形成降压DC-DC转换器的降压开关稳压器，且更为具体地说涉及由半导体形成的降压开关稳压器，该半导体使得能够将高压金属氧化物半导体(MOS)晶体管和低压MOS晶体管集成到单一芯片上。

背景技术

在现有开关稳压器(switching regulator)中，在高输入电压的情况下，利用能够耐受高于输入电压的电压的晶体管来形成电路。但是，与低压晶体管相比，这种高压晶体管的尺寸更大，电流驱动性能更低，并且响应速度更低，使得难以形成具有高电压晶体管的高性能开关稳压器。

另外，对于在开关稳压器的元件当中流动电流最大且需要高速操作的开关元件，通过使用具有比p沟道MOS(PMOS)晶体管更好的特性的n沟道MOS(NOMS)晶体管可以获得更高的效率。

但是，在对于降压开关稳压器的开关元件使用NOMS晶体管的情况下，NOMS晶体管的漏极直接连接到输入电压，且当NMOS晶体管导通时源电压增加到接近输入电压，使得NMOS晶体管需要高于输入电压的栅极电压以导通。

在尝试解决该问题时，提供了这样一种方法，即，使用自举电容器产生高于或等于输入电压的电压并使用所产生的电压执行用作开关元件的NMOS晶体管的导通-关断控制。(例如，参见日本特开专利申请No.7-222439和日本专利No.3775240。)

但是，即使对于开关元件使用NMOS晶体管，对于开关稳压器的所有晶体管使用高压晶体管增加芯片面积且不改进低响应速度。

发明内容

本发明的实施例可解决或减少一个或多个上述问题。

根据本发明的一个实施例，提供可解决或减少一个或多个上述问题的降压开关稳压器。

根据本发明的一个实施例，提供了降压开关稳压器，高压可以输入到该降压开关稳压器且可在芯片面积上较小并在响应速度上较高。

根据本发明的一个实施例，提供了使用电感器的非绝缘型降压开关稳压器，该降压开关稳压器包括多个高压和低压MOS晶体管，并被配置为将输入到输入端子的电压降低到预定恒压并从输出端子输出恒压，该输入电压高于或等于低压MOS晶体管的耐受电压并低于高压MOS晶体管的耐受电压，该降压开关稳压器包括：由NMOS晶体管形成的开关元件，该开关元件被配置为根据输入到其栅极的第一控制信号执行开关从而以输入电压对电感器充电；由NMOS晶体管形成的同步整流元件，该同步整流元件被配置为根据输入到其栅极的第二控制信号执行开关，并且响应于开关元件关断以停止对电感器充电来对电感器放电；电源电路部分，被配置为产生预定电源电压并输出该预定电源电压；电容器，连接到开关元件和电感器的连接处，并且电源电压施加到其一端；第一驱动电路部分，被配置为根据输入到其的第三控制信号控制开关元件的开关(switching)；第二驱动电路部分，被配置为根据输入到其的第四控制信号控制同步整流元件的开关；和控制电路部分，被配置为产生第三和第四控制信号并分别输出第三和第四控制信号到第一和第二驱动电路部分，以使得从输出端子输出预定恒压，其中第二驱动电路部分被配置为提供有来自电容器的功率。

附图说明

通过结合附图阅读的下面的详细说明，本发明的其它目的、特征和优点将变得更加明显，在附图中：

图1是图示根据本发明第一实施例的降压开关稳压器的电路配置的图；

图2是图示在根据本发明第一实施例的图1的开关稳压器1中的各点处的波形的波形图；

图3是图示根据本发明第一实施例的图1的控制电路的电路配置；

图4是图示根据本发明第一实施例的降压开关稳压器的另一电路配置的图；

图5是图示根据本发明第一实施例的图4的控制电路的电路配置的图；

图6是图示根据本发明第二实施例的降压开关稳压器的第二驱动电路的电路配置的图。

具体实施方式

接下来，参考附图给出本发明的各实施例的描述。

[第一实施例]

图1是图示根据本发明第一实施例的降压开关稳压器的电路配置的图。

参考图1，开关稳压器1是同步整流型的降压开关稳压器，其将输入到输入端子IN的电压VH转换为预定恒压并从输出端子OUT输出恒压作为输出电压Vout。开关稳压器1由其中高压MOS晶体管和低压MOS晶体管集成到单一(同一)芯片上的半导体制造。这里，“高压MOS晶体管”是指耐受高于或等于输入电压VH的电压的MOS晶体管，且“低压MOS晶体管”是指具有比高压MOS晶体管更高的驱动性能而耐受低于或等于输入电压VH的电压的MOS晶体管。