[发明专利]校准用于数字锁相回路(DPLL)的时间-数字转换器(TDC)的通电门控窗口的系统和方法

说明书

技术领域

本发明大体上涉及锁相回路(PLL)，且明确地说，涉及校准用于数字锁相回路(DPLL)的时间-数字转换器(TDC)的通电门控窗口的系统和方法。

背景技术

通信装置通常包括用于同时将信号发射到其它远程通信装置和从其它远程通信装置接收信号的本机振荡器(LO)。这些信号常经由经界定的频道发送或接收。为了选择特定频道，通常改变LO的频率以便经由选定信道适当地发射或接收信号。常使用锁相回路(PLL)(例如，数字PLL(DPLL))执行LO频率上的改变。

典型的DPLL包括若干数字装置，例如输入累加器、相位误差求和装置、低通滤波器(LPF)(常被称为“回路滤波器”)、数字控制振荡器(DCO)、包括锁存器的DCO累加器、时间-数字转换器(TDC)、反馈相位求和装置和其它数字装置。输入累加器产生输入相位信号。相位误差求和装置产生指示输入相位信号与反馈相位信号之间的相位差的相位误差信号。回路滤波器通过对相位误差信号滤波而产生用于DCO的控制信号。当DPLL锁定时，DCO产生具有与输入相位信号相关的相位的输出信号。包括锁存器的DCO累加器产生指示DCO的输出信号的相位的粗略测量的信号。TDC产生指示DCO的输出信号的相位的精细测量的信号。且反馈求和装置对粗略与精细相位信号求和以产生反馈相位信号。

TDC通常包含延迟元件(例如，反相器)链、多个D触发器和一解码器。将来自DCO的输出信号的输出时钟或从DCO的输出信号导出的输出时钟施加到所述延迟元件链的输入端。延迟元件耦合到相应D触发器的数据输入端。将参考时钟施加到D触发器的时钟输入端。D触发器的Q输出端耦合到解码器(例如，温度计到二进制解码器)的输入端。将经反相的参考时钟施加到解码器的时钟输入端。且解码器的输出端产生表示输出时钟与参考时钟之间的相位差的分数相位的二进制输出。

通常，所述输出的频率大体上比参考时钟的频率高(例如)10倍或10倍以上。一般来说，当到达参考时钟的边沿时，相位测量发生。在参考时钟的相邻边沿之间，仍将输出时钟施加到所述延迟元件链。这使延迟元件在不在执行相位测量的时间期间不必要地消耗相当大量的功率。因此，已开发用于TDC的通电门控以仅在参考时钟的边沿周围的相对较小窗口将输出时钟施加到所述延迟元件链。然而，归因于制造工艺、环境温度和电源电压的变化，用于操作和功率消耗目的的门控窗口的适当尺寸一般难以确定。

发明内容

本发明揭示一种关于校准用于数字锁相回路(DPLL)的时间-数字转换器(TDC)的通电门控窗口的系统和方法。校准所述门控窗口以确保所述DPLL的适当操作，同时以功率有效方式操作所述TDC。明确地说，所述技术要求将所述TDC门控窗口的宽度设定为默认值；操作所述DPLL直到控制回路大体上锁定为止；将所述TDC门控窗口的所述宽度减少预定量，同时监测由所述DPLL的相位误差装置产生的相位误差信号；确定大体上在相位误差到达或跨越预定阈值时所述TDC门控窗口的当前宽度；且将所述TDC门控窗口的所述当前宽度增加预定量以对所述TDC门控窗口的操作宽度加入误差容限。

本发明的另一方面涉及一种设备，其包含控制单元，所述控制单元适于接收来自锁相回路(PLL)(例如，数字PLL(DPLL))的相位误差装置的相位误差信号，且基于所述相位误差信号将用于时间-数字(TDC)转换器的受门控时钟信号的宽度设定为操作值。在另一方面中，所述控制单元适于将所述受门控时钟信号的所述宽度设定为默认值，监测来自所述相位误差装置的所述相位误差信号，且减少所述受门控时钟信号的所述宽度直到所述相位误差信号大体上到达或跨越预定阈值为止。在又一方面中，所述控制单元进一步适于在所述相位误差信号大体上到达或跨越所述预定阈值时增加所述受门控时钟信号的所述宽度以便将误差容限提供到所述受门控时钟信号的所述宽度的所述操作值。