[实用新型]具有单处理器的数字相框无效
| 申请号: | 200920175315.4 | 申请日: | 2009-08-25 |
| 公开(公告)号: | CN201491102U | 公开(公告)日: | 2010-05-26 |
| 发明(设计)人: | 章宏良 | 申请(专利权)人: | 鸿友科技股份有限公司 |
| 主分类号: | H04N1/00 | 分类号: | H04N1/00;H04N1/21 |
| 代理公司: | 北京安信方达知识产权代理有限公司 11262 | 代理人: | 刘红梅;颜涛 |
| 地址: | 中国台湾新竹市*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 具有 处理器 数字 | ||
技术领域
本实用新型涉及一种数字相框,尤其涉及一种具有单处理器的数字相框来实现内建扫描功能。
背景技术
现今大部分的照片都是由数字相机所拍摄出来的。为了要浏览这些照片,我们必须先将数字相机中的影像数据传送至个人计算机,再将影像数据中的照片打印出来或由显示器输出。随着数字媒体的发展,传统的厚重相本已被现今的数字相框所取代。已知的数字相框可以通过有线或无线的传输将影像数据存储至数字相框内,并使影像呈现于数字相框上,因此解决了一定要使用个人计算机才能浏览相片的缺点,使得观赏照片更便利且更省时。
然而,还是有部分的人使用传统相机并将底片拿到照相馆将照片冲洗出来收藏以及在传统相机时代收藏下来大量的陈旧照片。这使得扫描仪成为将照片转换成影像数据不可或缺的工具,但是扫描仪的使用必须连接至个人计算机,造成过程复杂且耗时。是故,内建扫描仪的数字相框将会成为有竞争力的产品之一。
目前可查询到的内建扫描仪的数字相框皆是以双处理器为主,特举申请人先前申请的申请案为例(申请案号098202747)。请参阅图1,其为已知数字相框100的电性连结图,说明如下:一处理器102分别耦接至一扫描仪101、一显示器103、一第一存储单元104、一控制面板105、一远距离遥控模块106、一扬声器107、一旋转侦测器108及一感光器109。而该扫描仪101包括一扫描处理器1011分别耦接至一扫描组件1012、一模拟前极(AFE)信号处理器1013、一馈纸滚动条驱动器1014(耦接至一馈纸滚动条组件1015)、一馈纸传感器1016及一第二存储单元1017。此已知数字元相框100需要两个独立的处理器才能运作,因此造成制作成本增加、稳定度不够、信息处理步骤繁琐及需另外设计结合接口等缺点。再者,该已知数字相框100还有一第二存储单元1017,因而造成数字相框体积较大的缺点。
实用新型内容
本实用新型提出一种具有单处理器的数字相框,包含:一扫描组件,用以扫描一图片产生一模拟影像数据;一模拟转数字组件,耦接至该扫描组件,用以将该模拟影像数据转换成一数字元数据;一处理器,耦接至该模拟转数字组件,用以处理来自该模拟转数字组件的该数字元数据成为一数位图数据;一逻辑组件,耦接至该扫描组件及该处理器,用以接收该处理器所发出的一第一信号来控制该扫描组件;一存储单元,耦接至该处理器,用以存储来自该处理器的该数位图数据;以及一显示器,耦接至该处理器,用以输出来自该处理器的该数位图数据。
较佳地,本实用新型所提出的上述数字相框,还包含:一馈纸滚动条组件,用以接收一图片;以及一馈纸滚动条驱动器,耦接至该逻辑组件及该馈纸滚动条组件,用以驱动该馈纸滚动条组件,其中该逻辑组件接收该处理器所发出的一第二信号来控制该馈纸滚动条驱动器。
较佳地,本实用新型所提出的上述数字相框,还包含一馈纸传感器,耦接至该处理器,用以当该图片接触到该馈纸滚动条驱动器时,发出一第三信号给该处理器。
较佳地,本实用新型所提出的上述数字相框,还包含一多合一记忆卡插槽,耦接至该处理器,用以存取一记忆卡的一数据。
较佳地,本实用新型所提出的上述数字相框,还包含至少一外接端口,分别耦接至该处理器单元,用以连接一计算机或一多媒体装置。其中该至少一外接端口是为以下其中之一:通用串行总线(USB1.0、USB1.1、USB2.0、USB3.0)接口、推荐标准232接口(RS232)、电机电子工程学会1394标准接口(IEEE1394)或其他传输接口。此外,该至少一外接端口也可连接一外接扫描仪,用以传输来自该外接扫描仪的一图片数据至该数字相框。
较佳地,本实用新型所提出的上述数字相框,还具有一休眠功能,用以节省耗电。
较佳地,本实用新型所提出的上述数字相框,还包含一控制面板,耦接至该处理器,用以控制该数字相框。
较佳地,本实用新型所提出的上述数字相框,其中该扫描组件是为一电荷耦合组件(CCD)或一接触式影像感应组件(CIS),该处理器是为一数字信号处理器(Digital Signal Processor,DSP),该逻辑组件是为一复杂的可规划逻辑组件(Complex Programmable Logic Device,CPLD),以及该模拟转数字组件是为一模拟前极(Analog Front End,AFE)信号处理电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于鸿友科技股份有限公司,未经鸿友科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200920175315.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:可重复利用的围护桩
- 下一篇:一种燕麦多肽及其制备方法与应用





