[实用新型]基于双DSP双总线结构的高速密码卡

说明书

所属技术领域

本实用新型涉及电子信息领域，具体地说是一种应用于金融、电子政务、军工等需要保障数据安全行业的基于双DSP双总线结构的高速密码卡。

背景技术

人们都知道，数据的安全关系到企业的信息安全和商业利益，越来越多的企业开始重视数据的加解密，目前已开发的密码卡受接口以及总线结构的影响，速度比较慢，主要存在以下缺陷：

现有的密码卡一般都是采用1个DSP芯片来负责数据的处理。

数据在DSP与加解密芯片之间的传输都采用同一条总线，大大影响了数据的输入输出。

发明内容

为了克服上述技术的不足，本实用新型提供一种基于双DSP双总线结构的高速密码卡，该密码卡结构简单，在视频、音频等多媒体数据的加解密处理过程中可提高输入输出的速度和性能，使用非常方便。

本实用新型解决其技术问题所采用的技术方案是：设有数字信号处理器DSP，物理噪声源WNG5和加解密芯片，其特征在于：采用两个数字信号处理器DSP进行数据处理，每个DSP都搭配独立的FLASH存储器，两个DSP与加解密芯片之间采用双总线通讯，两个DSP与主机之间也采用双总线通讯，两个DSP之间连接双口RAM。

本实用新型的有益效果是，在视频、音频等多媒体数据的加解密处理过程中可提高输入输出的速度和性能，结构简单，使用非常方便。

附图说明

下面结合附图和实施例对本实用新型进一步说明。

图1是本实用新型的结构框图。

图中1.数字信号处理器DSP，2.数字信号处理器DSP，3.加解密芯片SSX30-A，4.双口RAM，5.物理噪声源WNG5，6.存储器FLASH，7.存储器FLASH，8.PCI总线。

具体实施方式

在图1中，本实用新型采用两个数字信号处理器DSP 1和DSP 2，DSP 1负责数据的输入，DSP 2负责数据的输出，在数字信号处理器DSP 1上连接物理噪声源WNG5 5，DSP 1搭配独立的存储器FLASH 6，DSP 2搭配独立的存储器FLASH 7，DSP 1和DSP 2与加解密芯片SSX30-A 3之间采用双总线通讯，DSP 1和DSP 2与主机之间也采用双总线通讯，DSP 1和DSP 2之间连接双口RAM 4。

与数字信号处理器DSP 1连接的物理噪声源WNG55负责产生随机数，做为加密算法生成密钥的依据；与数字信号处理器DSP 1连接的存储器FLASH 6存储数字信号处理器DSP 1的内核程序，与数字信号处理器DSP 2连接的存储器FLASH 7存储数字信号处理器DSP 2的内核程序；在数字信号处理器DSP 1和DSP 2之间连接的加解密芯片SSX30-A 3负责数据的加解密；在数字信号处理器DSP 1和数字信号处理器DSP 2之间的双口RAM 4负责存储DSP 1和DSP 2之间的共用数据；数字信号处理器DSP 1负责向加解密芯片SSX30-A 3输入数据，数字信号处理器DSP 2负责从加解密芯片SSX30-A 3读出数据。