[发明专利]基于MOS电流模逻辑的10位超高速CMOS数模转换器

权利要求书

1.一种基于MOS电流模逻辑的10位CMOS数模转换器，包括：输入同步锁存器、6～63位温度计译码器、延时均衡器、锁存器、电流开关驱动器、NMOS电流源阵列和带隙基准电压源，输入数据经输入同步锁存器连接到6～63位温度计译码器和延时均衡器，再依次连接到锁存器、电流开关驱动器和NMOS电流源阵列，其特征在于：

6～63位温度计译码器，采用平行结构的温度计译码器，包含N个MOS电流模逻辑结构的与门/与非门逻辑单元和或门/或非门逻辑单元，1＜N＜100；

延时均衡器，是由MOS电流模逻辑结构的反方向器组成；

锁存器和电流开关驱动器，均采用MOS电流模逻辑结构；

NMOS电流源阵列，输入端与锁存器和电流开关驱动器的互补输出端连接，产生互补的输出电流。

2.根据权利要求1所述的数模转换器，其特征在于：与门/与非门逻辑单元，采用两个PMOS管(P1，P2)，五个NMOS管(N1，N2，N3，N4，N5)；第一PMOS管(P1)的漏极与第一NMOS管(N1)的漏极相连，作为与非逻辑的输出；第二PMOS管(P2)的漏极与第二NMOS管(N2)和第三NMOS管(N3)的漏极相连，作为与逻辑的输出；第一NMOS管(N1)和第二NMOS管(N2)的源极与第四NMOS管(N4)的漏极相连，第三NMOS管(N3)和第四NMOS管(N4)的源极与第五NMOS管(N5)的漏极相连，第五NMOS管(N5)的源极与地相连；第一NMOS管(N1)，第二NMOS管(N2)的栅极分别与其中一个输入信号的正信号和反信号相连；第三NMOS管(N3)，第四NMOS管(N4)的栅极分别与另一个输入信号的正信号和反信号相连；第五NMOS管(N5)的栅极与带隙基准电压源提供的偏置电压相连，形成偏置电流源；所述的PMOS管(P1，P2)的衬底接电源，所述的NMOS管(N1，N2，N3，N4，N5)的衬底接地。

3.根据权利要求1所述的数模转换器，其特征在于：或门/或非门逻辑单元，采用两个PMOS管(P3，P4)，五个NMOS管(N6，N7，N8，N9，N10)；第三PMOS管(P3)的漏极与第六NMOS管(N6)和第八NMOS管(N8)的漏极相连，作为或非逻辑的输出；第四PMOS管(P4)的漏极与第七NMOS管(N7)的漏极相连，作为或逻辑的输出；第六NMOS管(N6)和第七NMOS管(N7)的源极与第九NMOS管(N9)的漏极相连，第八NMOS管(N8)和第九NMOS管(N9)的源极与第十NMOS管(N10)的漏极相连，第十NMOS管(N10)的源极与地相连；第六NMOS管(N6)，第七NMOS管(N7)的栅极分别与一个输入信号的正信号和反信号相连；第八NMOS管(N8)，第九NMOS管(N9)的栅极分别与另一个输入信号的正信号和反信号相连；第十NMOS管(N10)的栅极与带隙基准电压源提供的偏置电压相连，形成偏置电流源；所述的PMOS管(P3，P4)的衬底接电源，所述的NMOS管(N6，N7，N8，N9，N10)的衬底接地。

4.根据权利要求1所述的数模转换器，其特征在于：反相器，采用两个PMOS管(P5，P6)，三个NMOS管(N11，N12，N13)；第五PMOS管(P5)的漏极与第十一NMOS管(N11)的漏极相连，作为非逻辑的输出；第六PMOS管(P6)的漏极与第十二NMOS管(N12)的漏极相连，作为与输入相同的输出；第十一NMOS管(N11)和第十二NMOS管(N12)的源极与第十三NMOS管(N13)的漏极相连；第十一NMOS管(N11)，第十NMOS管(N12)的栅极分别与输入信号的正信号和反信号相连；第十三NMOS管(N13)的栅与带隙基准电压源提供的偏置电压相连，形成偏置电流源；所述的PMOS管(P5，P6)的衬底接电源，所述的NMOS管(N11，N12，N13)的衬底接地。

5.根据权利要求2或3或4所述的数模转换器，其特征在于：第一PMOS管(P1)，第二PMOS管(P2)，第三PMOS管(P3)，第四PMOS管(P4)，第五PMOS管(P5)，第六PMOS管(P6)的源极接电源，栅极接地，使第一PMOS管(P1)，第二PMOS管(P2)，第三PMOS管(P3)，第四PMOS管(P4)，第五PMOS管(P5)，第六PMOS管(P6)工作在深线性区，作为有源负载；