[发明专利]一种高速8B/10B编码器和解码器及其对错误输入的处理方法

说明书

技术领域

本发明涉及数字通信的传输编码技术领域，特别涉及一种高速8B/10B编码器 和解码器及其对错误输入的处理方法，即高速（>1Gbps）8B/10B编码器和解码器 及其逻辑实现方法。

背景技术

8B/10B传输编码是由Albert X.Widmer和Peter A.Franaszek 1983年在公开 号为4486739的美国专利“Byte Oriented DC Balanced（0,4）8B/10B Partition Block  Transmission Code”中提出的。该传输编码传输带宽小、转换密度高、码字游程 长度受限、每个码字内有多次边沿跳变等特点，因而易于快速同步对齐，直流平 衡。直流平衡是指编码后数据的“0”和“1”数量基本保持一致，可以避免接收 器的输入有直流漂移，这样对交流耦合负载、长电缆和光电模块的驱动成为可能。 所以，直流平衡技术广泛应用于高速串行总线中。

随着对串行接口数据传输量和速度的要求越来越高，对8B/10B的编码和解码 的速度也有了更高的要求。公开号为CN1300971C的专利“基于双8B/10B编码器 的16B/20B编码器逻辑实现方法”和公开号为6295010B1的美国专利“8B/10B  Encoder System And Method”都是通过并行实现多个编码器和解码器来提高速度， 这样会增加芯片的面积。公开号为6977599的美国专利“8B/10B Encoding And  Decoding for High Speed Applications”和公开号为6911921的美国专利“5B/6B-T， 3B/4B-T and Partitioned 8B/10B-T and 10B/12B Transmission Codes,and Their  Implementation for High Operating Rates”则是通过改善电路结构来提高单个 8B/10B编码器和解码器的速度，但其主要采用组合逻辑实现编码和解码，具有很 深的逻辑深度，导致关键路径太长，从而在一定程度上影响了8B/10B编码器和解 码器的速度，并且8B/10B编码器的实现方案中都注重对数据字符的编码和DC平 衡控制而忽略了控制字符和数据字符间隔传输时数据流的DC平衡问题。

发明内容

本发明的目的在于，克服现有技术中8B/10B编码器和解码器存在的上述问 题，从而提供一种高速8B/10B编码器和解码器及其对错误输入的处理方法，以适 应高速互连的需求。

为了解决上述技术问题，本发明提供了一种基于流水线结构和并行处理技术 的8B/10B编码器和解码器。首先，该8B/10B编码器传输编码期间，将编码模块 和RD（running disparity）计算模块分开，在第一级流水中对输入数据进行预编码， 并计算当前输入码字是否会导致RD发生翻转，在第二级流水线中计算经过当前 输入码字后的RD值，并利用上一个时钟周期计算所得的RD值来对当前输入码 字的预编码结果进行修正；然后，该8B/10B编码器对8B/10B编码时，不需要先 判断输入数据是控制字符还是数据字符，而是同时对其分别按照数据字符和控制 字符的编码规则进行编码，再根据输入的控制字符标志位K对两种编码进行选择 输出。因而，当输入是控制字符时，也能保证其与前后的数据字符编码的直流平 衡，而目前的8B/10B编码器的实现方法中则只对其进行数据字符编码，没有考虑 到同时对控制字符编码的问题；最后，该8B/10B解码器对8B/10B解码期间，分 为解码、错误检测（包括码流的不均衡检测和码字错误检测）和字符类型判断（数 据字符还是控制字符）几个部分，第一级流水线中对10比特输入数据进行6B/5B 解码和4B/3B解码，并计算6B和4B数据的不均衡性，第二级流水线中进行码字 错误检测，字符类型判断和RD计算和不均衡性判断以及解码结果选择，而目前 的8B/10B解码器的实现方法中，只检测了码流的不均衡性错误，而忽略了对码字 类型的判断，以及输入码字有错误的情况，只是在一些公开论文中提到将错误字 符归类，然后用单独的组合逻辑实现对错误码子的区分的方法。本发明采用在分 别对6B和4B码字解码的同时给该输入的6B码和4B码置错误标志位，然后判断 逻辑根据其错误标志位的值再通过简单的组合逻辑来判断输入的10B码字是否码 字错误。