[发明专利]用来提高闪存存取效能的方法以及相关的记忆装置

说明书

技术领域

本发明涉及闪存(Flash Memory)的存取(Access)，更具体地说，涉及一种用来提高一闪存的存取效能的方法以及相关的记忆装置及其控制器。

背景技术

近年来由于闪存的技术不断地发展，各种可携式记忆装置(例如：符合SD/MMC、CF、MS、XD标准的记忆卡)被广泛地实施于诸多应用中。因此，这些可携式记忆装置中的闪存的存取控制也就成为相当热门的议题。

以常用的NAND型闪存而言，其主要可区分为单层单元(Single Level Cell，SLC)与多层单元(Multiple Level Cell，MLC)两大类的闪存。单层单元闪存中的每个被当作记忆单元的晶体管只有两种电荷值，分别用来表示逻辑值0与逻辑值1。另外，多层单元闪存中的每个被当作记忆单元的晶体管的储存能力则被充分利用，采用较高的电压来驱动，以通过不同级别的电压在一个晶体管中记录两组位信息(例如：00、01、11、10)；理论上，多层单元闪存的记录密度可以达到单层单元闪存的记录密度的两倍以上，这对于曾经在发展过程中遇到瓶颈的NAND型闪存的相关产业而言，是非常好的消息。

相较于单层单元闪存，由于多层单元闪存的价格较便宜，并且在有限的空间里可提供较大的容量，故多层单元闪存很快地成为市面上的可携式记忆装置竞相采用的主流。然而，多层单元闪存的不稳定性所导致的问题也一一浮现。因此，现有技术针对这些问题提出了一些解决方案。然而，有些解决方案可能导致一些副作用；例如：存储器耐用度(endurance)降低、效能不佳、读取/写入速度变慢、容易发生读取/写入错误等，还会导致某些种类的可携式记忆装置(例如：符合SD标准的记忆卡)在实际运作上发生困难。因此，需要一种新颖的方法来加强控管闪存的数据存取，以提高可携式记忆装置的整体效能。

发明内容

因此本发明的目的之一在于提供一种用来提高一闪存的存取效能的方法以及相关的记忆装置及其控制器，以达到可携式记忆装置的最佳整体效能。

本发明的较佳实施例中提供一种用来提高一闪存的存取效能的方法，所述闪存包括多个区块且位于一记忆装置中，所述方法包括：在将数据写入所述闪存的过程中，在所述记忆装置的一随机存取存储器中建立/更新至少一链接表，其中针对所述闪存，所述链接表指出逻辑地址与实体地址之间的链接关系、或实体地址与逻辑地址之间的链接关系；以及只有在侦测到来自一主装置的一清除快取指令时，才将所述链接表写入所述闪存，作为日后存取所述闪存的参考。

本发明在提供上述方法的同时，还对应地提供一种记忆装置，其包括：一闪存，所述闪存包括多个区块；以及一控制器，用来存取所述闪存以及管理所述区块，其中在将数据写入所述闪存的过程中，所述控制器在所述记忆装置的一随机存取存储器中建立/更新至少一链接表，以及针对所述闪存，所述链接表指出逻辑地址与实体地址之间的链接关系、或实体地址与逻辑地址之间的链接关系；其中只有在侦测到来自一主装置的一清除快取指令时，所述控制器才将所述链接表写入所述闪存，作为日后存取所述闪存的参考。

本发明在提供上述方法的同时，还对应地提供一种记忆装置的控制器，所述控制器用来存取一闪存，所述闪存包括多个区块，所述控制器包括：一只读存储器，用来储存一程序代码；以及一微处理器，用来执行所述程序代码以控制对所述闪存的存取以及管理所述区块；其中在将数据写入所述闪存的过程中，通过所述微处理器执行所述程序代码的所述控制器在所述记忆装置的一随机存取存储器中建立/更新至少一链接表，以及针对所述闪存，所述链接表指出逻辑地址与实体地址之间的链接关系、或实体地址与逻辑地址之间的链接关系；以及只有在侦测到来自一主装置的一清除快取指令时，通过所述微处理器执行所述程序代码的所述控制器才将所述链接表写入所述闪存，作为日后存取所述闪存的参考。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1为依据本发明一第一实施例的一种记忆装置的示意图。

图2为依据本发明一实施例的一种用来提高一闪存(Flash Memory)的存取效能的方法的流程图。

图3为图2所示的方法在一实施例中所涉及的正常关机检核表的示意图。

【主要组件符号说明】

100 记忆装置          110 存储器控制器   112 微处理器

112C 程序代码         112M 只读存储器    114 控制逻辑

116 缓冲存储器        118 接口逻辑       120 闪存