[发明专利]高速协调控制网络及节点芯片

权利要求书

1.一种高速协调控制网络，包括主控计算机、主节点和从节点；所述主控计算机与主节点通过局部总线连接；所述主节点与一个或多个从节点通过总线通信；所述从节点连接控制一个或多个执行机构；

1)先由主控计算机把多点运动控制指令数据传送给主节点；2)然后主节点通过所述总线把指令数据传给各个从节点；3)最后由从节点根据所述指令数据控制一个或多个执行机构，

其特征是所述从节点采用无CPU结构；

所述步骤2)中，主节点先对收到的主控计算机传来的指令数据进行处理，再把处理得到的指令数据传给相应的从节点；

步骤3)中，由从节点接收所述指令数据，根据指令数据，独立控制执行机构之间协调动作：

所述步骤2)中，主节点先对收到的主控计算机的指令数据进行处理，转换得到4位数据，同时响应数据发送时钟TXC，在TXC的上升沿把数据发送到所述网络上；

步骤3)中，从节点接收来自主节点的4位数据，先转化为16位数据，再进行循环冗余码校验；如果数据出错，则向主控芯片发出重发请求；反之，根据指令协调控制执行机构的动作。

2.根据权利要求1所述的高速协调控制网络，其特征是所述总线的物理介质是基于以太网的物理层结构。

3.根据权利要求1或2所述的高速协调控制网络，其特征是所述从节点采用FPGA；所述主节点完成指令数据的发送和从节点接收状态的接收；所述从节点的FPGA完成指令数据的接收与接收状态的发送，并根据指令数据对执行机构进行协调动作控制。

4.根据权利要求3所述的高速协调控制网络，其特征是所述步骤2)中，主节点发送数据和从节点接收数据依据先入先出FIFO存入指令队列。

5.根据权利要求4所述的高速协调控制网络，其特征是步骤2)中，所述总线上的数据传输的通信协议是：

1)在发送端，数据发送包括参数设置段和数据传送段，分别发送设置封包和数据封包，具体步骤如下：

1.1)参数设置段：

发送设置封包，是以字为单位通知接收端本次传输数据长度与传输地址；

发送中，先采样发送时钟TXC，如果发送队列FIFO不空，则根据FIFO的读写指针计算队列中的数据数量、备份FIFO的读写指针、发起始字及其校验码；

如果接收端无错误产生，则计算数据长度反码作为发送数据的低16位，同时传输数据长度作为发送数据的高16位发至接收端；

如果接收无误，则发结束字及其校验码，设置封包发送成功，结束；反之，如果过程中接收端出错，发送模块初始化，发起始字，重发设置封包；

1.2)数据传送段：

先发送起始字与校验码，置位发送使能TXEN启动数据封包发送，校验无误后，发送模块从FIFO中取一字作为发送数据的高16位，同时计算循环冗余码作为发送数据的低16位，从高到低，依次从发送数据中截取4位，在TXC降沿上送至TXD，同时置位TXEN；

发送中，如果接收端出错，则结束，在下一个TXC降沿重发数据封包起始字，重新开始数据封包的传送；

数据发送结束，发送结束标志字及其校验码，完成整个数据包的发送，同时完成一次完整的数据发送过程；

所述步骤1.1)中，参数设置段采用反码校验，即在传送数据的同时传送数据的反码，分别作为32位数据的高16位与低16位，接收端对二者做异或运算即可判断数据是否有效；

所述步骤1.2)中，数据传送段采用循环冗余码校验CRC方式校验，即利用除法及余数的原理来作错误侦测；

2)在接收端，数据接收包括参数设置段与数据接收段，分别接收设置封包和数据封包，具体步骤如下：

2.1)参数设置段：

收到发送端送出的传送起始字及其校验码，备份接收队列FIFO的读写指针，并据此计算队列的空余存储空间；而后接收32位数据作为传送数据的字数及其校验码，其中高16位为本次传送总字数，低16位为用作校验的反码；

对高、低16位进行异或运算，各位均为1则发送无误，模块等待结束字及校验码，完成参数设置封包的接收；否则，错误标志置1，通知状态发送模块发送重传请求和校验码，请求发送端重发设置封包；

2.2)数据接收段：

参数设置结束，等待数据封包起始字及校验码；而后，在RXC上升沿上按照先高后低的顺序，依次读入8组4位数，构成16位的数据及其循环冗余码；其中16位为原始数据，低16位为冗余码，按所述循环冗余码计算方法计算并比较收到的数据，如果传输无误，则继续传输过程，如果传输出错，则错误标志置位，并发送重传请求，重新开始数据传送；

数据传送结束，等待传送结束字及其校验码；收到后传送结束字及其校验码后，调整接收队列的读写指针，恢复各信号与寄存器，准备接收新的传送请求；

数据接收中，接收数据一旦有误，则在TXC降沿上连续发出重传请求及其校验码；发送端收到请求，发出起始字及校验码，接收端收到起始字，撤销错误标志，开始新一轮数据传输。