[发明专利]配线电路基板和其制造方法

说明书

技术领域

本发明涉及配线电路基板和其制造方法。

背景技术

在硬盘驱动装置等驱动装置中使用致动器。这种致动器具有能够 旋转地设置在旋转轴上的臂、和安装在臂上的磁头用的悬挂基板 (suspension board)。悬挂基板是用于将磁头定位在磁盘的期望磁道上 的配线电路基板。

用作悬挂基板的配线电路基板具有例如由2个配线图案构成的信 号线路对。在日本特开2006-42098号公报中公开了一种在电介质基 板的上表面形成有由平行的2个信号线路构成的差动信号线路的高频 用配线电路基板。

但是，近年来，为了实现电子设备的低电力消耗，希望能降低悬 挂基板的传输损耗。在如上所述地在同一平面上形成信号线路对的情 况下，传输损耗变高。

发明内容

本发明的目的在于提供一种能降低传输损耗的配线电路基板和其 制造方法。

(1)本发明的一个方面的配线电路基板具有：绝缘层；在绝缘层 上的第一高度形成的第一和第二配线图案；以及在第一和第二配线图 案内侧，在与绝缘层上的第一高度不同的第二高度形成的第三和第四 配线图案，第一和第三配线图案相互相邻地配置并且构成第一信号线 路对，第二和第四配线图案相互相邻地配置并且构成第二信号线路对。

在该配线电路基板中，第一和第二配线图案形成在第一高度，在 第一和第二配线图案的内侧，第三和第四配线图案形成在第二高度。 从而，相互相邻且构成第一信号线路对的第一和第三配线图案的高度 相互不同，相互相邻且构成第二信号线路对的第二和第四配线图案的 高度相互不同。

根据这样的结构，在对第一和第二信号线路对输入差动信号时， 能够减低邻近效应所产生的传输损耗。此外，在输入差动信号时，能 够缩短从输入电压的上升到输出电压的上升的经过时间。

(2)第一和第三配线图案的间隔与第二和第四配线图案的间隔也 可以相互相等。

该情况下，在对第一和第二信号线路对输入差动信号时，能够充 分减低邻近效应所产生的传输损耗。此外，在输入差动信号时，能够 充分缩短从输入电压的上升到输出电压的上升的经过时间。

(3)也可以是，第一和第三配线图案的一方与第二和第四配线图 案的一方相互连接，第一和第三配线图案的另一方与第二和第四配线 图案的另一方相互连接。

在该情况下，能够对第一和第二信号线路对输入共用的差动信号。

(4)第一高度可以高于第二高度。在该情况下，能够充分减低邻 近效应所产生的传输损耗，同时，能够充分缩短从输入电压的上升到 输出电压的上升的经过时间。

(5)第一高度可以低于第二高度。在该情况下，能够充分减低邻 近效应所产生的传输损耗，同时，能够充分缩短从输入电压的上升到 输出电压的上升的经过时间。

(6)也可以是，配线电路基板进一步具有长条状的金属基板、和 设置在金属基板上的用于进行信号的读写的头部，绝缘层形成在金属 基板上，第一、第二、第三和第四配线图案与头部电连接。

在该情况下，能够使用配线电路基板作为硬盘驱动装置等驱动装 置的悬挂基板。而且，能够利用构成第一信号线路对的第一和第三配 线图案以及构成第二信号线路对的第二和第四配线图案，进行对磁盘 的信息写入或者读取。此外，由于降低了邻近效应所产生的传输损耗， 因此，能够降低驱动装置的电力消耗。并且，由于能够充分缩短从输 入电压的上升到输出电压的上升的经过时间，因此，能够使驱动装置 的工作顺畅。

(7)本发明的另一方面涉及的配线电路基板的制造方法，具有： 在绝缘层上的第一高度形成第一和第二配线图案的工序；和在第一和 第二配线图案的内侧，在与绝缘层上的第一高度不同的第二高度形成 第三和第四配线图案的工序，第一和第三配线图案相互相邻地配置并 且构成第一信号线路对，第二和第四配线图案相互相邻地配置并且构 成第二信号线路对。

在该配线电路基板的制造方法中，在第一高度形成第一和第二配 线图案，在第一和第二配线图案的内侧，在第二高度形成第三和第四 配线图案。从而，相互相邻并构成第一信号线路对的第一和第三配线 图案的高度相互不同，相互相邻并构成第二信号线路对的第二和第四 配线图案的高度相互不同。