[发明专利]具有多格式影像编解码功能的数据处理电路及处理方法有效
| 申请号: | 200910133534.0 | 申请日: | 2009-04-10 |
| 公开(公告)号: | CN101516030A | 公开(公告)日: | 2009-08-26 |
| 发明(设计)人: | 叶柏园 | 申请(专利权)人: | 华硕电脑股份有限公司 |
| 主分类号: | H04N7/26 | 分类号: | H04N7/26 |
| 代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 汤保平 |
| 地址: | 台湾省*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 具有 格式 影像 解码 功能 数据处理 电路 处理 方法 | ||
技术领域
本发明是有关于一种数据处理电路,且特别是有关于一种具有多格式 影像编解码功能的数据处理电路,可支持多种视频标准并能同时处理多种 视频标准的数据的编码及解码。
背景技术
由于科技的进步,视频编解码技术为以多媒体为主轴应用的消费性电 子、信息、网络通讯等信息通讯科技产业技术中,不可或缺的关键性技术。 从视频编解码技术的国际标准来看,以国际电信联盟电信标准部门(ITU-T) 视频编码规范例如H.261、H.262、H.263和H.264,以及国际标准化组织 (ISO)及国际电工委员会(IEC)采用的视频编码标准例如MPEG-1、MPEG-2、 MPEG-4和MPEG-21为主,其适用的各种应用包括视频会议和影像电话、视 频储存(VCD/DVD/HD-DVD)、个人随身播放(Portable Media Player)、家 庭影音中心(Home Media Center)、广播视频(有线电视、地面广播、卫星 电视和DSL)、视频监控以及视频串流等。
而建构影像编解码器有二种方法:一是采用特殊应用集成电路(下文 简称ASIC),二是采用可程序化的单指令多数据流(Single Instruction Multiple Data,下文简称SIMD)处理单元,在SIMD处理单元中用一个控 制器来控制多个处理单元,也就是同时对一组数据中的每一个分别执行相 同的操作来实现空间上的并行性,例如Intel的MMX或SSE,以及AMD的 3D Now!技术。
采用传统ASIC建构影像编解码器,这种影像编解码器将具低耗电量 的优点,但其需要长时间的硬件设计及开发研究,而每一种ASIC只能用 于一种格式的影像编解码器,且目前视频编解码器标准仍有太多的变数, 以至于不能冒风险开发ASIC电路。另一方面,如采用SIMD处理单元建构 影像编解码器,此种影像编解码器能简便地实现多种软件定义应用和订制 功能(运用高级语言),还能在相承的各代硬件平台上重复使用,但是此种 影像编解码器本身具有较高的电量消耗,且需要投入较高程度的软件设计 研发。
因此有必要提供一种新的具有多格式影像编解码功能的数据处理电 路,其同时具有可变性、高性能、低复杂度及低电能消耗的优点,以解决 上述问题。
发明内容
鉴于上述需求,本发明的目的在于提供一种具有多格式影像编解码功 能的数据处理电路,可支持多种视频标准并能同时处理多种视频标准的数 据的编码及解码,且同时具有可变性、高性能、低复杂度及低电能消耗的 优点,亦即兼ASIC及SIMD处理单元建构影像编解码器的优点。
本发明提出一种具有多格式影像编解码功能的数据处理电路,其包 括:一读取单元,用以从一内存读取多个运算指令及多个原始数据;多个 执行单元,每个执行单元用以执行一种影像格式编解码指令,以分别将上 述多个原始数据运算成对应的结果数据;以及一指令解码单元,用以分析 上述多个运算指令并产生相对应的多个影像格式编解码指令,并根据上述 多个执行单元的性能将上述影像格式编解码指令送入上述多个对应的执 行单元中。
本发明还提出一种具有多格式影像编解码功能的数据处理方法,其包 括下列步骤:从一内存撷取多个运算指令及对应的多个原始数据;分析上 述多个运算指令使每一运算指令产生相对应的一影像格式编解码指令;以 及根据多个执行单元的性能,将上述影像格式编解码指令分别送入对应的 多个执行单元中,以将上述多个原始数据运算成对应的结果数据。
本发明揭露一种具有多格式影像编解码功能的数据处理电路,可支持 多种视频标准并能同时处理多种视频标准的数据的编码及解码,其具有下 列优点:
1.本发明的数据处理电路能同时处理具不同编码格式的影像的信号, 即同时处理具至少二种不同的影像编码格式的分割画面,例如能同时处理 至少MPEG2、MPEG4、H.264、VC-1、RM或者未来的影像编码格式中其中二 种的分割画面,将大幅增进影像数据的处理效能;
2.在硬件升级或扩充时,本发明的数据处理电路的软件及固件将不需 修改,即数据处理电路会根据硬件的性能决定最佳的影像数据处理效能;
3.由于本发明的数据处理电路能并行于同一时间处理多个指令,使得 数据进出内存次数降低,因此,将减少影像信号处理的时间与数据处理电 路的电能消耗;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华硕电脑股份有限公司,未经华硕电脑股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910133534.0/2.html,转载请声明来源钻瓜专利网。





