[发明专利]振荡电路及其驱动电路与驱动方法

权利要求书

1.一种驱动电路，适于促使振荡器开始振荡，所述驱动电路包括：

第一输入端，适于接收第一使能信号；

第二输入端，适于接收所述振荡器的输出信号；以及

输出端，耦接于所述振荡器的启动端，以传送所述驱动电路所产生的第二使能信号至所述振荡器；

其中所述驱动电路依据所述第一使能信号及所述输出信号产生所述第二使能信号，当所述输出信号在预定时间内的波数小于预定值时，所述驱动电路会改变所述第二使能信号的电压电平，其中所述第一使能信号的电压电平在所述预定时间内等于使能电压电平。

2.如权利要求1所述的驱动电路，其中当所述输出信号在所述预定时间内的波数小于所述预定值时，所述驱动电路会产生所述第二使能信号的至少一个脉冲。

3.如权利要求1所述的驱动电路，还包括：

第一逻辑电路，具有两个输入端以及一输出端，所述第一逻辑电路的两个输入端之一的输入端接收所述第一使能信号，所述第一逻辑电路的另一输入端接收脉宽信号，所述第一逻辑电路依据所述第一使能信号及所述脉宽信号进行逻辑运算，以从其输出端输出所述第二使能信号；

调整电路，具有两个输入端以及一输出端，所述调整电路的两个输入端之一的输入端耦接所述第一逻辑电路的输出端，以接收所述第二使能信号，所述调整电路的另一输入端耦接于所述振荡器，以接收所述输出信号，所述调整电路依据所述输出信号及所述第二使能信号，产生并输出调整信号；以及

脉宽电路，适于将所述调整信号转换为所述脉宽信号，所述脉宽电路的输入端耦接所述调整电路的输出端，所述脉宽电路的输出端输出所述脉宽信号至所述第一逻辑电路。

4.如权利要求3所述的驱动电路，其中所述调整电路包括：

时钟脉冲检测电路，具有两个输入端以及一输出端，所述时钟脉冲检测电路的两个输入端之一的输入端耦接所述第一逻辑电路的输出端，以接收所述第二使能信号，所述调整电路的另一输入端耦接于所述振荡器，以接收所述输出信号，所述时钟脉冲检测电路依据所述第二使能信号检测所述输出信号的波数在所述预定时间内是否小于所述预定值，并依据检测结果从其输出端输出检测结果信号；

延迟电路，适于延迟所述第二使能信号，以输出延迟信号；以及

第二逻辑电路，具有两个输入端以及一输出端，所述第二逻辑电路的两个输入端之一的输入端接收所述检测结果信号，所述第二逻辑电路的另一输入端接收所述延迟信号，所述第二逻辑电路依据所述检测结果信号及所述延迟信号进行另一逻辑运算，以从其输出端输出所述调整信号。

5.如权利要求4所述的驱动电路，其中所述时钟脉冲检测电路包括至少一个D型触发器(D flip-flop)，所述D型触发器的重置端接收所述第二使能信号，所述D型触发器的时钟脉冲输入端接收所述输出信号。

6.如权利要求5所述的驱动电路，其中所述时钟脉冲检测电路包括第三逻辑电路以及多个D型触发器，每个D型触发器的重置端接收所述第二使能信号，每个D型触发器的时钟脉冲输入端接收所述输出信号，每个D型触发器的输出端耦接至所述第三逻辑电路，且所述多个D型触发器中至少有一个D型触发器的输出端耦接所述多个D型触发器中至另一D型触发器的数据输入端。

7.如权利要求6所述的驱动电路，其中所述第一逻辑电路为“与”门(ANDGate)，所述第二逻辑电路和所述第三逻辑电路各为一个“与非”门(NANDGate)。

8.如权利要求3所述的驱动电路，其中所述脉宽电路包括：

至少一个第一反相器，其输入端耦接所述调整电路的输出端，所述第一反相器将所述调整信号反相处理后输出反相信号；

“或非”门(NOR Gate)，具有两个输入端及一输出端，所述“或非”门的两个输入端之一的输入端耦接所述调整电路的输出端，所述“或非”门的另一输入端耦接所述第一反相器的输出端，所述“或非”门依据所述调整信号和所述反相信号，输出反脉宽信号；以及

第二反相器，其输入端耦接所述“或非”门的输出端，所述第二反相器将所述调整信号反相处理后输出所述脉宽信号。

9.如权利要求8所述的驱动电路，其中所述脉宽电路包括多个所述第一反相器，所述多个第一反相器以串联的方式连接，且所述多个第一反相器的数目为奇数。

10.如权利要求3所述的驱动电路，其中所述第一逻辑电路为“与”门。