[发明专利]安全JTAG模块及保护芯片内部信息安全的方法

说明书

技术领域

本发明涉及SOC芯片JTAG端口的安全控制技术，尤其是涉及一种对SOC芯片内部的 处理器JTAG电路、储存器测试电路和全扫描链测试电路进行安全控制的安全JTAG电路， 以及应用该安全JTAG电路来实现保护芯片内部信息安全的方法。

背景技术

测试和调试是SOC(System-on-Chip)芯片设计与生产过程中一个重要环节。测试用来 确保SOC芯片能正常工作，调试的目的主要是便于芯片的应用开发或故障跟踪分析。

针对SOC芯片集成的处理器(中央处理器、微处理器)的调试主要采用JTAG(Join Test  Action Group)端口。用户通过JTAG端口可以控制处理器执行用户期望的指令，从而实现 对总线地址的访问。因此，用户通过JTAG端口可以修改或获取总线地址所存储的内容。JTAG 端口也被用来实现边界扫描链测试。用户通过JTAG端口控制芯片的管脚，对芯片施加特定 的激励，驱动芯片完成特定的操作，也可能修改或获取芯片内部的信息。除了边界扫描链测 试以外，存储器测试和全扫描链测试是SOC芯片最常见的测试技术。用户通过存储器测试 可能获得芯片内置存储器的内容；用户通过全扫描链测试，能修改或获取芯片内部寄存器的 内容。

作为安全芯片，以上的调试端口和测试电路将严重威胁芯片内部的数据安全。既要考虑 芯片测试和调试的方便性，又要保证芯片内部数据的安全性，是SOC安全芯片必须考虑的 问题。现有技术对SOC芯片调试的安全隐患多有考虑，但测试整体的安全性考虑不足。

比如，申请号为200410003197和200610050898的中国专利申请，其分别提供一种从芯 片调试的角度解决上述的JTAG端口导致的安全隐患的技术方案，但存在如下缺陷：此两个 专利申请提供的技术方案适用于一次性大批量编程，不便于个性化发行和多方开发；这里的 个性化发行，指在JTAG受保护的情况下，用户A通过JTAG端口只能访问用户A能访问的 内容，而不能访问用户B可以访问的内容；另外，此两个专利申请只提供关或开两种选择， 不利用产品化后芯片故障的跟踪分析。又如，申请号为200610117452的中国专利申请，其 引入认证概念，虽然可以实现个性化发行，但依然不便于多方开发，且增加了JTAG接口的 复杂度，且不具备完全关闭JTAG端口的功能，依然存在用户通过JTAG端口攻击芯片的危 险，不满足特定用户完全关闭JTAG端口的安全需求。

现有技术不能有效提高其它测试技术的安全性，比如存储器测试和全扫描链测试。用户 可能在芯片运行的某一特定时刻，通过存储器测试技术，获取或修改芯片内部存储器中影响 系统安全特性的内容；用户也可以驱动芯片进入全扫描链测试模式，获取或修改芯片内部寄 存器的内容，从而获取芯片的机密数据。用户甚至有可能通过全扫描链测试技术，打开本来 已关闭的JTAG端口，从而让JTAG端口保护措施失效。

因此，为了确保SOC安全芯片在测试和调试过程中的安全性和方便性，必须采用一些 新的方法。

发明内容

本发明的目的提供了一种高安全、易使用、实现简单的安全JTAG电路，以及应用该安 全JTAG电路来实现保护芯片内部信息安全的方法，确保SOC芯片在测试和调试过程中的 安全性和方便性，从而保护芯片内部数据的安全。

为解决本发明的技术问题，本发明采用了如下技术方案：一种安全JTAG电路，其包括：

存储安全配置信息的非易失性介质206，该安全配置信息包括保护对象的安全属性、模 糊化密码B和公开信息；

于芯片上电时从非易失性介质206读取安全配置信息进行自动装载并配置的装载电路 205；

记录装载电路205装载的安全配置信息中的安全属性，根据安全属性的访问限制模式对 应输出2个指示信号的安全属性控制寄存器214；

连接在JTAG端口1与芯片内部的保护对象之间的TAP控制器201、第一选择器207和 第二选择器211；

在访问限制模式为密码保护模式时受计时器202控制接通的开关203，该开关203连接 在TAP控制器201的输出端与用于验证用户输入的明文密码与模糊化密码B是否一致的密 码验证电路之间；