[发明专利]安全JTAG模块及保护芯片内部信息安全的方法

权利要求书

1.一种安全JTAG电路，用于保护芯片内部信息安全，该安全JTAG电路设置于芯片 内部，其特征在于，该安全JTAG电路包括：

存储安全配置信息的非易失性介质(206)，该安全配置信息包括保护对象的安全属性、 模糊化密码B和公开信息，所述安全属性反映访问对象的访问限制模式为开放模式、密码保 护模式或禁止模式的其中之一，所述保护对象为设置于芯片内部的处理器JTAG电路(22)、 全扫描链测试电路(23)和存储器测试电路(24)的至少其中之一；

连接在JTAG端口(1)与芯片内部的保护对象之间的TAP控制器(201)、第一选择器 (207)和第二选择(211)，其中，第一选择器(207)的输出端连接处理器JTAG电路(22) 和全扫描链测试电路(23)，第二选择器(211)的输出端连接存储器测试电路(24)；

用于验证用户输入的明文密码与模糊化密码B是否一致的密码验证电路；

计时器(202)；

在访问限制模式为密码保护模式时受计时器(202)控制接通的开关(203)，该开关(203) 连接在TAP控制器(201)的输出端与密码验证电路之间；

根据安全属性不同的访问限制模式对应输出不同的2个指示信号的安全属性控制寄存器 (214)；

于芯片上电时，从非易失性介质(206)读取安全配置信息进行自动装载并配置的装载电 路(205)，其中，装载电路(205)将模糊化密码传到密码验证电路，将保护对象的安全属性 传到安全属性控制寄存器(214)，将公开信息传递到TAP控制器(201)；

将密码验证电路输出的验证结果和安全属性控制寄存器(214)输出的指示信号进行逻辑 处理的逻辑处理电路，该逻辑处理电路输出使能信号至第一选择器(207)和第二选择器(211)， 用于通过控制第一选择器(207)和第二选择器(211)来控制是否允许JTAG端口(1)通 过TAP控制器(201)连接处理器JTAG电路(22)、全扫描链测试电路(23)或/和存储器 测试电路(24)；

其中，密码验证电路连接在开关(203)、非易失性介质(206)和逻辑处理电路三者之间， 而安全JTAG电路连接在JTAG端口(1)与受安全JTAG电路保护的对象之间。

2.根据权利要求1所述的安全JTAG电路，其特征在于，所述密码验证电路包括：

模糊化密码寄存器(209)，存储由装载电路(205)传来的安全配置中的模糊化密码B；

输入密码寄存器(204)，用于记录用户通过JTAG端口(1)、TAP控制器(201)和开 关(203)输入的明文密码，并将明文密码送给模糊化算法电路(208)；

模糊化算法电路(208)，用于采用模糊化算法将明文密码处理为模糊化密码A；

比较器(210)，用于将模糊化密码A和模糊化密码B相比较，判断是否匹配，若两者匹 配，则输出一个高电平信号C至逻辑处理电路，否则输出一个低电平信号C至逻辑处理电路。

3.根据权利要求2所述的安全JTAG电路，其特征在于，所述模糊化算法包含所列加 密处理算法：哈希算法、对称加密算法或非对称加密算法。

4.根据权利要求1所述的安全JTAG电路，其特征在于，所述计时器(202)在芯片上 电后，启动定时器以经过一定时间延迟后才允许TAP控制器(201)输出的明文密码传递给 输入密码寄存器(204)；且当TAP控制器(201)输出一次明文密码后，再次启动定时器以 经过一定时间延迟后才接受TAP控制器(201)输出新的明文密码。