[发明专利]隔离型反激变流器的原边反馈闭环控制电路

权利要求书

1.隔离型反激变流器的原边反馈闭环控制电路，其反激变流器包括变压器(T1)，与变压器原边并联的吸收电路(F5)，接在变压器原边的开关管(S1)和接在变压器副边的二极管(D1)，其特征是：原边反馈闭环控制电路包括采样保持电路(F1)、运算电路(F3)、电流补偿电路(F2)和PWM控制及驱动电路(F4)，闭环反馈控制点为变压器(T1)原边线圈与开关管(S1)漏极的连接点，采样保持电路(F1)的输入端与开关管(S1)的漏极相连，采样保持电路(F1)的输出端与运算电路(F3)的正向输入端相连，电流补偿电路(F2)的输入端与开关管(S1)的源极相连，电流补偿电路(F2)的输出端与运算电路(F3)的一个负向输入端相连，运算电路(F3)的另一个负向输入端与反激变流器的直流输入端相连，运算电路(F3)的输出端与PWM控制及驱动电路(F4)的输入端相连，PWM控制及驱动电路(F4)的输出端与开关管(S1)的栅极相连。

2.根据权利要求1所述的隔离型反激变流器的原边反馈闭环控制电路，其特征是：采样保持电路(F1)包括采样保持器(U4)、运算放大器(U2)、比较器(U3)，单稳触发器(U5)和相应的阻容元件，运算放大器(U2)的正向输入端与电阻R9的一端、电阻R8的一端及采样保持器(U4)的输入端相连，电阻R9的另一端接地，电阻R8的另一端接开关管(S1)的漏极，运算放大器(U2)的负向输入端与其输出端及电阻R10的一端相连，电阻R10的另一端与电容C4和比较器(U3)的负向输入端相连，电容C4的另一端接地，比较器(U3)的正向输入端与电阻R14和电阻R15的连接点相连，电阻R14的另一端与电阻R13和电阻R12的连接点相连，电阻R12的另一端接直流电源，电阻R13的另一端接地，电阻R15的另一端与比较器(U3)的输出集电极、单稳触发器(U5)的一个输入端及电阻R11的一端相连，电阻R11的另一端与比较器(U4)的正供电电源端及直流电源相连，比较器(U3)的输出发射极与负供电电源端接地，单稳触发器(U5)的另一个输入端、时钟输入端和正供电电源端共同接直流电源，单稳触发器(U5)的参考地端接地，单稳触发器(U5)的定时电容端与电阻R16和电容C5的连接点相连，电阻R16的另一端与直流电源相连，电容C5的另一端接地，单稳触发器(U5)的定时电容参考端接地，单稳触发器(U5)的正向输出端与采样保持器(U4)的采样保持触发端相连，采样保持器(U4)的公共电压参考端接地。

3.根据权利要求1所述的隔离型反激变流器的原边反馈闭环控制电路，其特征是：运算电路(F3)包括第一运算放大器(U7A)、第二运算放大器(U8A)和相应的阻容元件，第一运算放大器(U7A)的正向输入端与电阻R6和电阻R7的一端相连，电阻R7的另一端接地，电阻R6的另一端为运算电路(F3)的正向输入端，且与采样保持器(U4)的输出端相连，第一运算放大器(U7A)的负向输入端与电阻R5和电阻R4的一端相连，电阻R4的另一端为运算电路(F3)的一个负向输入端，且与直流输入电源(Uin)相连，电阻R5的另一端与电阻R23的一端及第一运算放大器(U7A)的输出端相连，电阻R23的另一端与电阻R24及第二运算放大器(U8A)的正向输入端相连，电阻R24的另一端接地，第二运算放大器(U8A)的负向输入端与电阻R22和电阻R21的一端相连，电阻R21的另一端为运算电路的另一个负向输入端，电阻R22的另一端与第二运算放大器(U8A)的输出端相连，第二运算放大器(U8A)的输出端为运算电路(F3)的输出端。

4.根据权利要求1所述的隔离型反激变流器的原边反馈闭环控制电路，其特征是：电流补偿电路(F2)包括运算放大器(U6A)和相应的阻容元件，电阻R18的一端为电流补偿电路(F2)的输入端，电阻R18与电容C6以及运算放大器(U6A)的正向输入端相连，电容C6的另一端接地，运算放大器(U6A)的负向输入端与电阻R20和电阻R19的一端相连，电阻R20的另一端接地，电阻R19的另一端与运算放大器(U6A)的输出端相连，运算放大器(U6A)的输出端为电流补偿电路(F2)的输出端。

5.根据权利要求1所述的隔离型反激变流器的原边反馈闭环控制电路，其特征是：PWM控制及驱动电路(F4)为UC3842芯片。